简介：这份PDF文档面向PCB设计零基础学习者，也适合希望梳理嘉立创EDA操作习惯的入门者，围绕自学PCB的路径与项目实践展开。内容从创建工程与元件库、新建元件和查找封装，到绘制原理图、添加网络标签、模块整理与DRC检查，并延伸到PCB间距规范、电阻分压与二极管限幅等硬件电路思维，侧重把零散操作整理成可复用的流程。压缩包共1个PDF文件，大小约2.05MB，便于集中阅读和按章节查阅。已有813人学习下载，说明其在入门阶段具有一定参考价值。读者可从中获得项目文件组织方法、立创商城找封装与关联元件的思路、抄板连线与检查要点，以及常见距离报错和基础电路设计的理解，适合作为自学PCB初期的手册与经验笔记，帮助减少工具使用和流程衔接上的盲目试错。
1. 自学 PCB 的一张全景地图：从建工程到画板子的完整链路
很多人以为自学 PCB 设计就是学会用嘉立创 EDA 拖元件、拉线，其实真正的门槛不在工具，而在“顺序”。顺序错了，后面全是返工：元件库没建好，原理图里全是临时符号；封装没关联，转到 PCB 一看全变问号；DRC 没跑，打样回来才发现两个焊盘只隔 7.8mil。所以这张地图的第一层不是“画什么”，而是“先建什么、再画什么、最后查什么”。
整条链路我梳理成五段：建项目与元件库 → 找封装并关联 → 画原理图（抄板）→ 转 PCB 布局布线 → DRC 与电路思维复核。前四段是操作，最后一段是判断力。零基础的人最容易把它当成纯软件操作题，学到后面才发现，电阻分压、限幅保护这些电路常识才是决定板子能不能用的东西。这份笔记适合刚上手、想一次把流程走通的人，也适合画过几块板但总在细节上翻车的人拿来对照。
2. 项目与元件库：所有返工的第一道防线
自学路上最没存在感、又最不能省的一步，就是建工程和建库。项目正文里把它放在最前面，不是随便排的：一个工程文件把所有原理图、PCB、库文件装在一起，后面元件、封装、网络标签才有归属。零基础最容易犯的错是打开软件就开始放器件，用系统默认库凑合，画到一半发现某个器件没有封装，只能回头补，前面连的线全部要重查。
2.1 建工程与建库的正确起手式
标准起手是两步，先工程后库：
- 新建工程：文件 → 新建 → 工程，起一个能看懂的名字，别用“未命名1”。
- 新建元件库：文件 → 新建 → 元件库，同样起名，把这个项目要用到的元件和封装全部放进去。
为什么强调“这个项目专用库”？因为系统库是公共的，你改不了也不想改；自建库是你的工作台，元件符号、封装、关联关系都在里面，项目交付或隔几个月再捡起来，打开库就能看懂当时怎么想的。正文里那句“便于管理”看着很轻，实际是省掉后面大量找元件的时间。
提示：工程名和库名建议带上项目代号，比如
power_board_lib，别用中文加空格的组合，部分工具在路径解析上会出问题。
建库之后先别急着画，先把元件清单列出来。做法很土但有效：拿一张纸或一个表格，把原理图上会出现的器件按类别写一遍，电阻、电容、二极管、接口、主控，各需要几个型号。清单列完，你才知道要建多少个元件、找多少个封装，不至于画到一半临时抱佛脚。
2.2 新建元件与封装关联的完整动作
新建元件的路径是：文件 → 新建 → 元件 → 起名字，然后把它放进刚才建好的库里。元件分两部分：符号（原理图上看到的图形和引脚）和封装（PCB 上真实的焊盘尺寸）。新手常把这两件事混成一件，结果符号画得挺漂亮，封装是空的，转 PCB 时直接报错。
封装一般不自绘，走“借用”路线更稳：
- 在嘉立创商城搜索目标器件，型号尽量贴近原理图要求。
- 点开数据下载，确认封装类型（贴片/直插、引脚间距、焊盘尺寸）。
- 找到合适的封装器件，复制商品编号。
- 回到系统库，用编号搜索，选中器件右键“另存为”，存进自己的库。
- 只保存封装也可以，库支持单独存封装。
- 最后把元件符号和封装关联起来，这一步不做，前面全白干。
关联这个动作，是整条链路里最容易漏的一环。符号是逻辑，封装是物理，两者靠关联绑定。绑定完成后建议随手做个检查：在库里选中元件，看封装栏是不是有值，封装预览能不能正常显示。这个十秒钟的动作，能挡掉后面一大批“未知封装”的报错。
自己画封装也不是不能做，非标器件、特殊接口、买不到现成封装的场合都得自己上。但自绘封装必须对着器件手册的推荐焊盘图逐个核对尺寸，尤其是引脚间距和焊盘长度，差 0.2mm 就可能虚焊。这块没有捷径，只能慢。
3. 原理图阶段：抄板不是照抄，是逐段核对
原理图这一步，正文里直接用了“抄板”这个词，很实在。零基础入门阶段，手上有一份参考原理图，照着连一遍，比空想快得多。但抄板的核心不是把线连上，而是理解每个模块在干什么、每个网络标签为什么这么起。抄完一遍能讲出“这块是供电、这块是分压采样、这块是限幅保护”，才算真学会。
3.1 放置元件、网络标签与分区整理
流程拆开是四件事，顺序别乱：
第一，放置元件。按参考原理图把器件摆到画布上，位置大致对应，别一上来就追求美观。摆放时同类器件放一起，供电部分靠左或靠上，信号链路顺着一个方向走。
第二，加网络标签。这是让原理图“能读”的关键。端口之间不靠长线硬连，而是打标签，同名标签即同一条网络。好处是图面干净，改起来只改一处。标签命名要有规律，比如电源用VCC_5V、VCC_3V3，信号用SENSE_A、CTRL_EN，别出现N1、N2这种，过两周自己都不认识。
第三，分区域整理。用折线把不同功能模块框开，设置折线样式做视觉分隔。供电一块、采样一块、接口一块，框完再在框内连线，图面立刻从一团乱麻变成有结构的图。
第四，加文字说明。每个模块旁边写一句它干什么，关键参数写清楚，比如分压电阻的阻值、电容的容值。文字说明是给自己看的注释，也是给后面检查用的索引。
注意：网络标签是全局的，同名即相连。改标签名时一定要全局替换，只改一处会造出一条断网，DRC 未必报得出来。
3.2 逐模块检查：原理图阶段最值钱的一小时
正文里写“最重要的一步”，指的就是这个。画完不等于画对，逐模块核对是唯一的兜底手段。核对清单我整理成下面这张表，按模块过一遍，每项打勾：
| 检查项 | 具体看什么 | 常见错误 |
|---|---|---|
| 连线完整性 | 每个引脚是否都有连接或明确标注悬空 | 引脚漏连，网络断在半路 |
| 引脚对应 | 器件引脚号与符号是否一致 | 符号引脚顺序画反 |
| 网络标签 | 同名网络是否真该相连 | 复制粘贴带出重复标签 |
| 阻容参数 | 电阻阻值、电容容值是否与设计一致 | 单位写错，k 写成 M |
| 电源与地 | 每个模块的供电和回流路径是否闭合 | 局部模块缺地 |
| 极性器件 | 二极管、电解电容方向 | 二极管阴阳极装反 |
这张表的价值在于“逐模块”三个字。整图扫一遍很容易漏，按模块切块检查，每次只看一小片，注意力集中，漏检率明显下降。检查完原理图，再跑一次 DRC，把封装缺失、引脚未连接这类问题在转 PCB 之前清掉。
3.3 抄板时最该抄的是设计意图
同一份参考图，两个人抄出来的东西可能完全不同。差别在于有没有抄到设计意图。举个正文里提到的例子：电阻分压电路。表面看是两个电阻串联，中间取一个点做采样。抄的时候要问：分压比是多少、采样点电压范围是多少、后级输入阻抗会不会影响分压结果。这三个问题不想清楚，阻值就是随手填的，板子做出来采样值飘。
再比如限幅电路，用二极管把输入钳在安全范围内。抄的时候要看清二极管接在哪个节点、上限位还是下限位、串联限流电阻多大。这些细节决定了保护是否真的生效。抄板抄到“知道为什么这么接”，原理图阶段才算过关，否则只是把图形搬了一遍。
4. PCB 阶段：把原理图翻译成能生产的板子
原理图过了，转 PCB 才是真正见功夫的地方。这一阶段的核心矛盾只有一个：电气上要连通，物理上要放得下、造得出。零基础在这里翻车的概率最高，因为软件不会告诉你“这样布局不合理”，它只会在 DRC 里报一堆间距错误。
4.1 布局布线的顺序与基本规则
顺序建议是：先定板框和安装孔，再放接口和需要定位的器件，然后按模块摆功能器件，最后布线。接口位置由外壳决定，先定死；主控和它的外围靠近放，缩短走线；供电部分单独占一块，远离敏感信号。
布线时几条硬规则先记住：
- 电源线走宽，信号线走细，地线尽量铺铜而不是单线拉。
- 不同网络的走线保持间距，别为了省空间贴着走。
- 差分或敏感信号成对、成组走，别拆散。
- 过孔数量控制，能不换层就不换层。
这些规则不是玄学，都是血泪经验堆出来的。新手最常见的操作是把所有线拉到最短，结果间距全线告急，DRC 报出几十条，改一条牵动一片。不如一开始就留够余量，宁可板子大一圈。
4.2 mil 与间距：DRC 报错里最常见的那一条
正文里专门提到“1 到对象 2 距离为 7.8mil，应该 >= 10mil”这类报错，这条几乎是每个新手的必经之路。mil 是英制长度单位，1mil 等于千分之一英寸，约 0.0254mm；10mil 约 0.254mm。EDA 工具默认按工艺能力设了最小间距，走线、焊盘、丝印之间低于这个值就报错。
处理这类报错有三条路：
- 挪线。把距离不足的走线或器件移开，这是首选，因为工艺限制是客观的。
- 改规则。如果确认板厂工艺能做更细，可以在设计规则里调小最小值，但这属于“知道自己在干什么”才做的操作，新手别动。
- 换层。空间实在挤，打过孔换一层走，绕开冲突区域。
# 典型的间距规则参数（不同工具字段名不同，含义一致） clearance_min = 10mil # 走线/焊盘之间的最小间距 track_width_min = 6mil # 最细走线宽度 via_diameter = 24mil # 过孔外径 via_hole = 12mil # 过孔钻孔直径上面这组参数是入门板常用的保守配置，含义分别是：最小间距 10mil 保证绝大多数板厂能稳定生产；最细走线 6mil 留出余量；过孔外径 24mil、孔径 12mil，环宽够大不易断裂。参数不是死的，板厂工艺能力表才是最终依据，下单前对一眼，比事后返工便宜得多。
提示：DRC 报错不要一键忽略。每一条都点开看位置，判断是设计问题还是规则问题，忽略掉的错误会一直留在设计里。
4.3 从“能画”到“能造”的思维切换
画得出来和造得出来是两回事。转 PCB 之后要开始用制造的眼光看自己的图：焊盘够不够大、器件之间留没留出焊接空间、丝印会不会压到焊盘、板边器件会不会被外壳干涉。这些在软件里都不报错，但打样回来全是大问题。
具体动作是布局完成后做一次“假想装配”：假设自己拿着镊子和烙铁，能不能把每个器件放上去、焊得住。器件挨太近，烙铁头伸不进去；丝印压在焊盘上，焊接时字符被锡盖住；接口离板边太远，插头插不到底。这类问题靠 DRC 查不出来，只能靠这一步假想。
5. 易漏点：五处最容易被忽略的细节
梳理下来会发现，自学 PCB 的失败很少败在“不会画”，而是败在几个反复被忽略的细节上。下面五条，每条都按“为什么会漏、怎么补”说清楚。
易漏点一：元件与封装没有真正关联。为什么漏：建库和画符号是两个动作，做完符号就以为完事，忘了绑定封装。怎么补：每个元件建完，立刻在属性里确认封装栏有值，并看一眼封装预览；转 PCB 前再抽查一遍库。
易漏点二：网络标签重名或漏改。为什么漏：复制粘贴模块时标签跟着复制，同名即相连，造出隐性短路或断路。怎么补：画完原理图做一次标签清单核对，同名标签必须确实同网络；改标签一律全局替换。
易漏点三：DRC 只跑一次就放过。为什么漏：以为 DRC 是最后一步，其实原理图阶段和 PCB 阶段各要跑一次，改完还得再跑。怎么补：把 DRC 当成阶段性关卡，每完成一个模块跑一次，错误清零再往下走。
易漏点四：间距规则直接照默认，从不对工艺表。为什么漏：默认规则是通用值，不一定匹配你选的板厂工艺。怎么补：下单前打开板厂的工艺能力说明，把最小线宽、最小间距、最小孔径三项对一遍，超了就改设计而不是改规则。
易漏点五：只画图，不核对电路参数。为什么漏：注意力全在连线是否连通，忘了电阻电容的数值本身就是设计。怎么补：原理图检查表里单列“阻容参数”一项，逐个对照参考设计，单位也要看，k 和 M 差一千倍。
这五条没有一条需要高深技术，全是流程纪律。真正拉开差距的，就是有没有把这些动作固化成习惯。
6. 复习清单：把流程走成肌肉记忆
复习这份笔记，不建议从头读一遍，建议按“能不能独立走完一条链路”来自测。下面这份清单按阶段列，每一项都是可验证的动作，不是模糊的“掌握了”。
| 阶段 | 自测动作 | 过关标准 |
|---|---|---|
| 建库 | 新建工程 + 新建元件库并命名 | 库文件在工程内可见，可写入 |
| 元件 | 新建一个元件并关联封装 | 属性里封装有值，预览正常 |
| 封装 | 从系统库搜索并另存为到自建库 | 库内可检索到该封装 |
| 原理图 | 放置元件、打标签、分区、加说明 | 图面按模块可读，无孤立引脚 |
| 核对 | 按模块逐项过检查表 | 六项检查全部打勾 |
| PCB | 布局布线并跑 DRC | 间距、线宽类错误清零 |
| 工艺 | 对照板厂能力表核参数 | 三项关键参数不超限 |
自测时最容易自欺欺人的是“看一眼觉得会了”。建议改成动手复现：关掉参考图，从建工程开始独立走一遍，卡在哪一步，哪一步就是薄弱点。卡在建库，说明工具路径不熟；卡在关联封装，说明流程链条有断点；卡在 DRC 改不完，说明布局阶段余量留得不够，得回头调布局而不是硬改线。
还有一个查漏补缺的具体技巧：把自己画的板子和参考设计做“差异清单”。逐项对比元件数量、封装类型、关键阻容值、网络标签命名，差异处逐个问“是我有意改的，还是漏了”。有意改的写一句理由，漏的立刻补。这个方法比反复看图有效得多，因为它把模糊的“感觉差不多”变成了明确的差异项。
电路思维那块也别跳过。电阻分压算一遍分压比，限幅电路想清楚钳位电压，哪怕只是草稿纸上写两行，也比纯抄图形强。工具会更新，流程会变，但这部分判断力是带得走的。
我自己的习惯是每次开新项目，先把上面那张自测表打印出来贴在手边，每完成一项画个勾，DRC 没清零绝不往下走。从那以后，我再没出现过打样回来发现封装缺失的情况，也从“画完就交”变成了“查完才交”。希望帮到你。
本文还有配套的精品资源，点击获取
