FPGA W25Q系列（128/64/32/16）Verilog程序代码及工程资料包

flash spi w25q128 w25q64 w25q32 w25q16 verilog fpga程序代码 fpga w25q128/64/32/16 verilog代码 资料包清单： 1.w25qxx_code_uart_top：altera工程代码，可移植ise，后续会出，话提前 2.功能说明书 注1：工程均带有激励testbench，工程安装好之后，仿真路径设置之后，打开，点击RTL Simulation即可开始仿真 注2：代码均为Verilog+fifo+pll组成 注3：代码注重功能应用，不提供详细的讲解 注4：给出的工程为quartus II 13.0，给出testbench代码，并且已经在电路板中验证过

概述

本文详细分析了一个基于FPGA的W25Qxx系列SPI Flash存储器控制器系统，该系统通过UART接口与上位机通信，实现了完整的Flash存储器操作功能。该系统支持W25Q16、W25Q32、W25Q64、W25Q128等多种型号的SPI Flash芯片，提供了丰富的存储操作接口。

系统架构

1. 整体架构

该系统采用模块化设计，主要包含以下几个核心模块：

• PLL时钟管理模块：生成系统所需的各种时钟信号
• SPI通信控制器：实现与W25Qxx芯片的底层SPI通信
• W25Qxx操作封装模块：封装Flash存储器的各种操作命令
• UART通信模块：实现与PC机的串口通信
• FIFO缓冲区：数据读写的高速缓冲区

2. 时钟系统

系统使用24MHz外部晶振作为时钟源，通过PLL生成：

• 100MHz系统主时钟
• 16MHz辅助时钟

PLL配置参数：

• 输入频率：24MHz
• 输出clk0：100MHz（24MHz × 25 ÷ 6）
• 输出clk1：16MHz（24MHz × 2 ÷ 3）

核心功能模块详解

1. SPI通信控制器

系统实现了多种SPI通信模式，适应不同的操作需求：

1.1 单字节写操作（spi_cmd_wr_1byte）

用于发送单字节命令，如写使能（0x06）、读状态寄存器（0x05）等。

flash spi w25q128 w25q64 w25q32 w25q16 verilog fpga程序代码 fpga w25q128/64/32/16 verilog代码 资料包清单： 1.w25qxx_code_uart_top：altera工程代码，可移植ise，后续会出，话提前 2.功能说明书 注1：工程均带有激励testbench，工程安装好之后，仿真路径设置之后，打开，点击RTL Simulation即可开始仿真 注2：代码均为Verilog+fifo+pll组成 注3：代码注重功能应用，不提供详细的讲解 注4：给出的工程为quartus II 13.0，给出testbench代码，并且已经在电路板中验证过

关键特性：

• 8位数据长度
• 标准的SPI模式0（CPOL=0，CPHA=0）
• 可配置的SPI时钟频率

1.2 四字节写操作（spi_cmd_wr_4byte）

用于发送32位地址和命令，如扇区擦除命令（0x20 + 24位地址）。

1.3 多字节读写操作

• spicmdwr_nbyte：支持写入任意长度的数据
• spicmdrd_nbyte：支持读取任意长度的数据
• spicmdwr1byterd_1byte：先写后读的单字节操作
• spicmdwr4byterd_2byte：先写四字节后读两字节操作

2. W25Qxx操作封装模块（w25qxx_code）

该模块封装了W25Qxx系列芯片的所有基本操作：

2.1 器件识别

• 读取ID：发送0x90命令读取器件制造商ID和设备ID
• 状态查询：通过0x05命令查询忙状态位

2.2 存储操作

• 扇区擦除：支持4KB扇区擦除（0x20命令）
• 页编程：支持最多256字节的页写入（0x02命令）
• 数据读取：支持任意长度的数据读取（0x03命令）

2.3 操作流程控制

所有操作都遵循严格的流程：

1. 写使能（0x06）
2. 执行操作（编程、擦除等）
3. 等待操作完成（查询状态寄存器忙位）
4. 返回完成状态

3. UART通信协议

系统使用115200波特率的UART与上位机通信，协议格式如下：

3.1 命令帧结构

所有命令都采用固定的帧结构：

• 起始码：0xCA/0x11/0x12/0x22等
• 验证码：0xA5 + 命令码 + 0x5A
• 参数区：操作所需的地址、长度等参数
• 数据区：需要写入的数据

3.2 支持的命令

扇区擦除命令（0xCA）

CA A5 CA 5A [扇区地址高4位] [扇区地址低8位]

数据写入命令

• 0x11：写入数据到FIFO缓冲区
• 0x12：执行Flash写入操作

数据读取命令（0x22）

包含读取地址和读取长度参数

4. FIFO缓冲区系统

系统使用两个8K×8的FIFO作为数据缓冲区：

4.1 写FIFO（wr_fifo）

• 深度：8192字节
• 用于缓存从UART接收的待写入数据
• 支持高速数据流写入

4.2 读FIFO（rd_fifo）

• 深度：8192字节
• 用于缓存从Flash读取的待发送数据
• 支持批量数据读取

工作流程

1. 系统初始化流程

1. 上电后等待1ms系统稳定
2. PLL锁定并输出稳定时钟
3. 读取W25Qxx器件ID并验证
4. 通过UART发送器件ID信息
5. 进入命令监听状态

2. 数据写入流程

1. 接收写入命令和参数
2. 将数据存入写FIFO缓冲区
3. 发送写使能命令
4. 发送页编程命令和地址
5. 从FIFO读取数据并写入Flash
6. 等待写入完成
7. 返回操作状态

3. 数据读取流程

1. 接收读取命令和参数
2. 发送读数据命令和地址
3. 从Flash连续读取数据到读FIFO
4. 通过UART发送FIFO中的数据
5. 完成数据传送

4. 扇区擦除流程

1. 接收擦除命令和扇区地址
2. 发送写使能命令
3. 发送扇区擦除命令和地址
4. 等待擦除操作完成
5. 返回操作状态

技术特点

1. 可靠性设计

• 所有Flash操作都包含完整的错误检查
• 操作状态实时监控
• 超时保护机制

2. 性能优化

• 双FIFO缓冲区实现流水线操作
• SPI时钟分频可配置
• 批量操作减少命令开销

3. 兼容性

• 支持W25Qxx系列多种容量型号
• 标准的UART接口，兼容各种串口工具
• 可配置的通信参数

4. 扩展性

• 模块化设计便于功能扩展
• 统一的命令接口
• 支持自定义操作命令

应用场景

该系统适用于：

• 嵌入式系统固件存储和更新
• 数据采集系统的非易失存储
• 工业控制参数存储
• 各种需要大容量非易失存储的FPGA应用

通过UART接口，用户可以方便地对SPI Flash进行读写、擦除等操作，实现了FPGA系统中外部存储器的灵活管理。系统的模块化设计和完整的错误处理机制保证了稳定可靠的运行。