前阵子帮一位做硬件的朋友收拾一块四层板的残局，现象很典型：板子一上电，3.3V轨正常，但5V升压那一路把主控烧了两颗，LDO那一路则在满载跑十分钟后烫得手指按不住。他把原理图发过来，BUCK、BOOST、LDO 三套电源都在，芯片选型看着也没毛病，问题全出在“用的时候没想清楚”上——电感选小了、BOOST 的输出电容用料不够、LDO 的封装热阻压根没算。这类事在电源设计里几乎天天发生，因为 BUCK（降压）、BOOST（升压）、LDO（线性稳压器）这三样东西的原理人人都能背两句，可一旦落到实际的纹波、效率、热和稳定性上，坑就密集得吓人。
这篇就把这三类电源从工作机理到落地细节完整捋一遍。你会看到 BUCK 为什么一定要算电感、BOOST 为什么在轻载时容易发抖、LDO 为什么明明最简单却最容易被散热和电容 ESR 坑死。内容面向做过基础电路、准备真正把电源画进板子里的工程师，也适合刚接触电源、想把“会用”变成“用对”的朋友。参数怎么算、器件怎么挑、板子怎么布、出了问题怎么查，我都会给出可以直接照着做的算式和判断路径。
1. 三种拓扑的物理本质与选型判断
1.1 线性调整与开关储能，差在哪个动作上
LDO 的本质是一个受负反馈控制的“可变电阻”。误差放大器把输出分压和内部基准做比较，差值放大后去驱动调整管的栅极或基极，改变它导通的程度，从而把多余的能量以热的形式消耗掉。整个过程没有开关动作，没有电感，输出电流连续，所以输出纹波极小、噪声极低、外围极简。代价也很直白：输入输出的压差乘以负载电流，全部变成调整管上的功耗，效率上限就是 Vout/Vin。5V 降到 3.3V，理论效率 66%，剩下 34% 全在发热。
BUCK 和 BOOST 属于开关型，靠电感和开关管把能量“打包搬运”。BUCK 的高边管导通时，输入通过电感向负载供电并给电感充能；高边管关断后，电感通过低边管（同步整流）或续流二极管继续向负载释放能量。BOOST 反过来：开关管导通时电感直接从输入储能，输出由输出电容独立支撑；开关管关断时，电感电压叠加输入电压一起推向输出。两者都遵循伏秒平衡，也就是电感在一个周期内充入和放出的磁通必须相等，这条约束决定了占空比和电压比的关系。
这个动作差异带来一连串连锁反应。开关型效率高（同步方案 90% 以上很常见），但输出天然带开关纹波，SW 节点是强干扰源，环路需要补偿，布局稍差就振铃。线性型干净、简单、便宜，但只能降压，压差大时热得厉害。理解这一层，后面所有的参数计算和布局规则才有落脚点，否则就只是在背结论。
1.2 效率、噪声、体积成本，四个维度的真实取舍
选型时最常犯的错是只盯着效率。一个实际项目里，如果负载只有几十毫安、压差又只有零点几伏，用 BUCK 去替换 LDO，效率可能从 70% 提到 92%，但换来的是电感、输入输出电容、更大的 PCB 面积和一堆 EMI 隐患，整体未必划算。反过来，压差大、电流大的场合硬用 LDO，效率低到 40% 以下，散热片都救不回来，这时候 BUCK 是唯一选择。
噪声这一维尤其容易被低估。射频、ADC 基准、音频、传感器模拟前端这些场景，开关电源的纹波和辐射会直接恶化指标，哪怕后面加 LC 滤波也不一定压得住。这时候的常规做法是 BUCK 先降到一个中间电压，再用 LDO 做后级净化，让 LDO 的 PSRR 去吃掉开关频率上的残余纹波。
体积和成本则要看产量。小批量、多品种的产品，LDO 的外围只有两颗电容，调试成本几乎为零；大批量、对能效有强制指标的产品，开关方案的 BOM 增量可以被效率收益摊薄。我通常会给团队一条经验线：压差小于 1V 且电流小于 300mA，优先 LDO；压差大于 2V 或电流大于 500mA，优先开关；介于中间，看噪声要求和散热空间。
1.3 一张能直接照着走的选型对照表
下面这张表是我自己在项目评审时常用的速查版本，参数区间基于常见实践，具体还是要以器件手册为准。
| 维度 | LDO 线性稳压 | BUCK 降压 | BOOST 升压 |
|---|---|---|---|
| 电压关系 | 只能 Vout < Vin，且需留压差 | Vout < Vin | Vout > Vin |
| 典型效率 | Vout/Vin，压差越大越低 | 85%~96% | 80%~93% |
| 输出纹波 | 极低，微伏到毫伏级 | 数毫伏到数十毫伏 | 较大，输出电流断续 |
| 外围器件 | 输入输出电容各一到两颗 | 电感、输入输出电容、反馈电阻 | 电感、输出电容、反馈电阻 |
| 环路稳定性 | 通常内部补偿，注意电容 ESR | 需关注 LC 双极点与补偿 | 存在右半平面零点，带宽受限 |
| 主要风险 | 散热、压差不足、倒灌 | 布局热环路、轻载模式、电感饱和 | 启动直通、短路保护、轻载振荡 |
| 典型场景 | 模拟供电、基准、射频后级 | 主板多路轨、大电流数字负载 | 电池升压、背光、运放正负轨 |
表里“输出电流断续”这一条经常被忽略：BOOST 的输出电流只在开关关断期间由电感提供，输出电容承担了全部负载电流的支撑任务，所以同样的输出功率下，BOOST 的输出电容承受的纹波电流远大于 BUCK，选型时额定纹波电流必须留足余量，否则电容发热、寿命骤降。
2. BUCK 降压：从波形推导到落地参数
2.1 一个开关周期里究竟发生了什么
同步 BUCK 的一个周期可以切成两段。第一段是高边 MOS 导通，时长 D·T，电感两端电压为 Vin − Vout，电流线性上升，斜率 (Vin − Vout)/L；第二段是高边关断、低边导通，时长 (1−D)·T，电感两端电压为 −Vout，电流线性下降，斜率 −Vout/L。稳态下上升量等于下降量，化简就得到 D = Vout/Vin。这个式子是一切计算的起点，实际芯片还要扣掉开关管压降和电感直流电阻，所以实测占空比总会比理论值略大一点，属于正常现象。
电感电流的峰峰值 ΔIL 是设计的核心变量。它决定了输出纹波、峰值电流应力和磁芯损耗。取值太小，电感体积大、成本高、动态响应慢；取值太大，纹波大、峰值电流高、容易触发过流保护。工程上普遍取 ΔIL 为额定输出电流的 20%~40%，电池供电或对动态响应要求高的场合取 30% 左右，追求小体积的可以放到 40%，但要注意峰值电流不能超过芯片的限流点。
需要留意的是轻载下的 DCM 模式。当负载电流小于 ΔIL/2 时，电感电流会降到零，如果芯片进入非连续导通模式，占空比与输出电压的关系不再是线性的，传递函数也变了，这时候环路特性会和满载时差别很大。很多“空载正常、带载振荡”的怪问题，根子就在这里。
2.2 电感、输出电容与反馈电阻的完整算式
拿一个具体例子走一遍：Vin = 12V，Vout = 3.3V，Iout = 3A，开关频率 fsw = 500kHz，取 ΔIL = 30% × 3A = 0.9A。
电感量：
L = (Vin − Vout) × Vout / (Vin × fsw × ΔIL) = (12 − 3.3) × 3.3 / (12 × 500000 × 0.9) = 28.71 / 5.4×10⁶ ≈ 5.3 µH
标准值取 4.7µH 或 6.8µH。取 4.7µH 时 ΔIL 会增大到约 1.02A，峰值电流 = 3 + 0.51 = 3.51A，选电感的饱和电流至少留 30% 余量，也就是 4.6A 以上，同时直流电阻 DCR 尽量小，因为 DCR 上的损耗是 Iout² × DCR，3A 下 20mΩ 就是 0.18W，实打实的热。
输出电容按纹波要求反推。忽略 ESR 时，电容充放电造成的纹波近似为：
ΔVout ≈ ΔIL / (8 × fsw × Cout)
要求 ΔVout ≤ 33mV（1% 输出），则 Cout ≥ 1.02 / (8 × 500000 × 0.033) ≈ 7.7µF。理论值不大，但实际必须再叠加 ESR 造成的纹波 ΔIL × ESR，以及负载跳变时的动态跌落。陶瓷电容 ESR 只有几毫欧，这部分可忽略，但容值会随直流偏压和温度大幅衰减，标称 22µF 的 0805 在 3.3V 偏压下可能只剩 12µF。所以我一般会按理论值的三到五倍去布容，同时并联不同封装削弱 ESL 影响。
反馈电阻由 Vout = Vref × (1 + R1/R2) 决定。设内部基准 0.8V，R2 取 10kΩ，则 R1 = 10k × (3.3/0.8 − 1) = 31.25kΩ，取 31.6kΩ 标准值。R2 不要取得太大，否则 FB 引脚漏电流和噪声耦合会引入误差；也不要太小，白白增加静态功耗。10kΩ 到 100kΩ 是比较舒服的区间。
2.3 布局三原则：热环路、SW 节点、反馈取样
BUCK 的布局好坏，直接决定纹波和 EMI 能不能过。第一条是输入电容必须紧贴高边管的漏极和低边管的源极，把“输入电容—高边管—低边管”这个高频电流环路面积压到最小。这个环路里的电流是方波，di/dt 极高，环路每多一毫米，辐射和振铃就多一分。输入电容最好用两颗 10µF 陶瓷并联，靠近引脚放置，大容量的电解或钽电容可以放远一点做 bulk。
第二条是 SW 节点铜箔要小。SW 是电压在 Vin 和地之间高速跳变的节点，铜箔面积越大，对外的容性耦合越强，越容易串到附近的敏感走线上。够承载电流就行，不要为了好看铺一大片。同时这个节点下面禁止走任何信号线，尤其是反馈和时钟。
第三条是反馈取样走线要独立、短、远离干扰源。FB 分压点到芯片 FB 引脚这条线，从输出电容的焊盘上单点引出，走内层，两侧包地，绝对不要从电感下方穿过，也不要和大电流路径并行。我见过一个案例，FB 走线和 SW 节点平行走了 8mm，输出纹波上叠了一层开关频率的毛刺，改走内层后立刻干净。反馈分压的下电阻地要接到芯片的模拟地，而不是随便就近打孔到功率地，单点连接才能避免地电流串扰。
2.4 轻载模式与效率曲线上的取舍
大部分同步 BUCK 支持两种轻载行为：强制连续模式（FCCM）和跳周期/突发模式。FCCM 下电感电流可以反向，输出纹波恒定、环路特性稳定、瞬态响应好，代价是空载时也要维持开关动作，静态功耗高。跳周期模式在轻载时降低开关频率甚至间歇工作，效率高，但输出纹波会变大，频率落进音频段还可能听到电感啸叫。
选哪个取决于应用。待机功耗敏感的产品，比如常年插着电池的设备，选跳周期；给 ADC、射频、时钟供电的轨，宁可牺牲一点效率也要选 FCCM，保证纹波和噪声可预测。有些芯片支持模式切换引脚，可以在系统待机时切到低功耗模式，工作时切回 FCCM，这是比较灵活的做法。
效率曲线也要会读。手册上的效率曲线通常是特定 Vin、特定电感和特定负载点测出来的，实际板子上电感 DCR 更大、电容 ESR 更高、布局更长，效率会下降几个点。测效率时用电子负载读电流、用万用表在输出电容上直接测电压，别用电源面板上的读数，那个数字包含了线损，误差能到 5% 以上。
3. BOOST 升压：被低估的稳定性难题
3.1 右半平面零点为什么让人头疼
BOOST 的传递函数里天然存在一个右半平面零点，位置近似为：
f_RHPZ = Vout × (1 − D)² / (2π × L × Iout)，其中 D = 1 − Vin/Vout
代入一组数：Vin = 5V，Vout = 12V，Iout = 0.5A，L = 5.5µH。D = 1 − 5/12 ≈ 0.583，(1−D)² ≈ 0.174，则 f_RHPZ = 12 × 0.174 / (2π × 5.5×10⁻⁶ × 0.5) ≈ 121kHz。这个零点的恶劣之处在于：增益随频率上升而不是下降，相位却在滞后。环路带宽一旦接近它，相位裕度会迅速崩塌，系统表现为输出先朝反方向动一下再回来，或者干脆持续振荡。
所以 BOOST 的环路带宽通常只能取 RHPZ 频率的 1/5 到 1/3，上面这个例子就是 25kHz 到 40kHz，比 BUCK 保守得多。更麻烦的是 RHPZ 位置随负载变化：负载越轻，Iout 越小，RHPZ 频率越低。空载或轻载时 RHPZ 可能掉到几 kHz，环路带宽被迫压得更低，动态响应变得很迟钝。这解释了一个常见现象——BOOST 在满载时稳稳当当，一撤负载就开始低频抖动。
实际应对办法有几条：一是输出电容尽量加大，把输出极点压低，缓和相位；二是补偿网络采用低带宽、高相位裕度的 Type II，宁可慢也不要振；三是在负载变化剧烈的场合，考虑用带外部补偿的控制器，把零点放置得更灵活；四是如果芯片支持，选择电流模式控制，它对 RHPZ 的敏感度比电压模式低一些，调试难度下降明显。
3.2 输入电容才是 BOOST 的命门
很多人做 BOOST 时把注意力全放在输出电容上，其实输入侧的压力更大。BOOST 的输入电流是连续的（就是电感电流），但它是带纹波的直流，输入电容要吸收这个纹波电流；而输出侧，电感只在关断期间向输出供电，输出电容必须独自承担整个导通期间的负载电流，纹波电流有效值很高。
粗略估算，输出电容的纹波电流有效值大约为 Iout × √(D/(1−D))。上面例子 D = 0.583，系数约 1.18，也就是 0.5A 负载下电容要承受接近 0.6A 的有效值纹波电流。选型时这个参数必须看手册里的“额定纹波电流”一栏，很多小封装陶瓷电容在这个电流下温升惊人。低 ESR 的聚合物电容或者多颗陶瓷并联是常见方案，同时留意陶瓷电容的直流偏压衰减，12V 输出下 25V 耐压的 1210 封装才比较稳妥。
输入电容则要承受电感的脉动电流，同样不能省。输入线较长时，还建议加一颗小容值陶瓷（0.1µF~1µF）就近滤高频，再配一颗大容值做能量缓冲，两者分工不同，不能互相替代。
3.3 启动、短路与那条绕不开的直通路径
BOOST 有一个结构性特点：从输入到输出存在一条通过电感和高边管体二极管的路径。上电瞬间，即使芯片还没开始开关，输出也会被充电到 Vin 减去一个二极管压降。这个行为本身不算故障，但它带来两个后果：一是输出端如果有大电容，上电浪涌电流会很大，可能触发前级限流；二是如果负载对“先有电压再使能”的顺序敏感，需要额外的时序控制。
真正的风险在短路。BOOST 的输出一旦被短接，高边管导通时电感直接对地充电，电流只受电感直流电阻和芯片限流限制，如果没有逐周期限流和打嗝保护，电感会迅速饱和、电流失控。选芯片时务必确认它带逐周期过流保护和短路打嗝模式，并且电感的饱和电流要高于芯片的限流阈值，保证“先限流、后饱和”，而不是反过来。
还有启动时的浪涌控制。软启动时间太短，输出电容被大电流猛充，输入电源会被拉塌；太长又影响系统上电时序。我的做法是先用芯片默认软启动跑一遍，用示波器抓 Vin 和 Vout 的上电波形，看输入跌落是否超过 10%，超了就加大软启动电容或者减小输出电容。
4. LDO：看似最笨，实则最讲究
4.1 压差、静态电流与 PSRR 的真实含义
压差（Dropout Voltage）指的是 LDO 维持稳压所需的最小输入输出差值。传统 NPN 结构的 LDO 压差在 1V 以上，现代 PMOS 结构的可以做到满载 100mV 到 300mV。这个参数直接决定可用余量和发热。比如输出 3.3V、负载 500mA，如果压差是 300mV，输入至少要 3.6V，前级 BUCK 就得设到 3.6V 以上并留出纹波余量，实际往往设 3.8V。压差留得越紧，效率越高，但对前级纹波和瞬态跌落的容忍度越低，要权衡。
静态电流 IQ 是轻载效率的关键。电池设备待机时负载只有几十微安，如果 LDO 自身 IQ 是 50µA，那这部分就是白白流掉的。低 IQ 器件可以做到 1µA 级别，代价通常是瞬态响应变差、噪声变高，需要对号入座。
PSRR 描述的是 LDO 抑制输入纹波的能力，单位 dB，定义为 20log(输入纹波/输出纹波)。这个指标强烈依赖频率：低频段靠环路增益，能做到 60~80dB；到了几百 kHz 以上，环路增益滚降，PSRR 可能只剩 20~30dB，甚至因为输出电容的寄生电感而出现尖峰反弹。所以“用 LDO 滤开关纹波”这件事，必须看开关频率点的 PSRR 值，而不是看手册首页那个 1kHz 的漂亮数字。开关频率 2MHz 的 BUCK 后面接 LDO，如果 LDO 在 2MHz 只有 20dB 抑制，纹波只能压到十分之一，未必够用，可能还需要加一级 LC 或磁珠。
4.2 功耗与结温，必须动手算的那笔账
LDO 的功耗计算简单但绝不能省：P = (Vin − Vout) × Iout + Vin × Iq。忽略后一项时，5V 降到 3.3V、负载 500mA，P = 1.7 × 0.5 = 0.85W。接下来查封装的热阻 θJA，SOT-23 大约 200°C/W，温升就是 170°C，环境 25°C 时结温接近 200°C，芯片必然进热保护。换成 θJA 约 50°C/W 的 DFN 带散热焊盘封装，温升 42.5°C，结温 67.5°C，勉强可用，但已经要考虑铜箔散热面积了。
这里的实操要点是：θJA 是板级参数，手册给的值基于特定的测试板，实际板子铜箔面积、层数、是否有散热过孔都会显著改变它。我的保守做法是把手册 θJA 乘 1.3 到 1.5 再算，同时保证散热焊盘下面打足够多的过孔连到内部地平面。如果算下来结温超过 100°C，就不要硬扛了，要么降低前级电压，要么换开关方案，要么加散热片。
还有一种情况容易漏算：多路 LDO 挤在一起。每颗单独算都合格，装在一块小板上互相加热，整体环境温度升高 20°C，结果集体过热。这种时候要么拉开间距，要么把功耗最大的那一路挪到板边。
4.3 输出电容 ESR 与稳定性的爱恨关系
LDO 的稳定性由内部补偿和输出电容共同决定。老一代 LDO 要求输出电容的 ESR 落在特定窗口内，常见是 0.1Ω 到 10Ω，这个区间用来产生一个左半平面零点，抵消环路里的极点。用钽电容或电解电容刚好满足，但如果换成 ESR 只有几毫欧的陶瓷电容，零点跑到极高频，相位裕度不够，输出就会振荡——表现为输出上叠加几十到几百 kHz 的正弦波，负载一跳就更明显。
现在的器件手册一般会明确标注“陶瓷电容稳定”，这类芯片内部已经做了补偿或者采用了对 ESR 不敏感的结构。选型时一定要看手册的“Stable with Ceramic Output Capacitors”这一条，不要凭经验想当然。如果手上只有老器件，那就老老实实按手册推荐的 ESR 范围选电容，或者在陶瓷电容上串联一个小电阻人为制造 ESR，虽然笨但有效。
另外要注意容值范围。有些 LDO 规定了输出电容的最小值（比如 1µF）和最大值（比如 10µF），超出范围可能影响启动或稳定性。还有的芯片带 NR/SS 引脚，外接电容用来降低基准噪声和设定软启动时间，这个电容的取值同样要按手册来，随意加大可能让启动变慢到影响系统时序。
5. 组合应用的顺序与实测排查实录
5.1 BUCK 后接 LDO 的级联讲究
这是最经典的组合：BUCK 把高压降到中间电压，LDO 再做后级净化和精调。关键在于中间电压怎么定。设最终输出 3.3V，LDO 压差 200mV，那么中间电压至少 3.5V；再考虑 BUCK 的输出纹波（比如 30mV）和负载跳变时的瞬态跌落（比如 100mV），中间电压设到 3.7V 到 3.8V 比较稳妥。设得太低，重载时 LDO 掉出稳压区，输出跟着塌；设得太高，LDO 功耗上去了，3.8V 降到 3.3V、500mA 就是 0.25W，还在可控范围。
这个结构还有一个隐性的好处：BUCK 的开关纹波被 LDO 的 PSRR 压制，LDO 的低输出噪声又弥补了开关电源的噪声短板。但前提是 BUCK 的输出纹波本身不能太离谱，如果 BUCK 布局很差、纹波上百毫伏，LDO 在开关频率的 PSRR 又只有 20dB，最终输出还是有十几毫伏的纹波，未必达标。所以顺序是先把 BUCK 做干净，再指望 LDO 兜底。
反过来的组合 BOOST 后接 LDO 也常见，比如电池升压到 5V 再线性降到 3.3V 给模拟电路。这时候要注意 BOOST 的输出纹波本身比 BUCK 大，对 LDO 的 PSRR 要求更高，同时 LDO 的压差要留够，因为 BOOST 的输出在负载跳变时跌落也更明显。
5.2 常见问题速查表
下面这些是我和同事在调试中反复遇到的现象，先按表定位方向，再用示波器逐点验证。
| 现象 | 高概率原因 | 排查动作 |
|---|---|---|
| BUCK 输出纹波远超计算值 | 输入电容离芯片太远、热环路面积大 | 探头用弹簧地测输出电容两端，看开关频率毛刺，改布局 |
| BUCK 空载正常、带载掉压 | 电感饱和或 DCR 过大、限流触发 | 测电感电流波形，看峰值是否触顶、是否有削顶 |
| BUCK 轻载有音频啸叫 | 进入跳周期模式，频率落入音频段 | 确认是否正常行为，必要时切 FCCM 或加大负载 |
| BOOST 轻载低频抖动 | 右半平面零点下移，环路带宽不足 | 加大输出电容、降低环路带宽、换电流模式器件 |
| BOOST 上电瞬间输入被拉塌 | 输出电容大、软启动太快、前级限流 | 加大软启动电容、减小输出电容、检查前级能力 |
| BOOST 短路后烧电感 | 无限流或限流阈值高于电感饱和电流 | 换带逐周期限流的芯片，重选电感 |
| LDO 满载发热严重 | 压差大、封装热阻高、铜箔不足 | 重算功耗与结温，降低前级电压或换封装 |
| LDO 输出叠加高频振荡 | 输出电容 ESR 过低，不在稳定窗口 | 查手册电容要求，换电容或串小电阻 |
| LDO 输入断电后输出仍有电压 | 输出电容通过调整管体二极管倒灌 | 加防倒灌二极管或选带反灌保护的器件 |
| 多路电源上电顺序错乱 | 各轨软启动时间不匹配、使能时序未控 | 用示波器抓各轨上电波形，调整使能或软启动 |
表格只是缩小范围，真正的定位还得靠波形。测纹波有个必须遵守的细节：示波器探头要用弹簧地针，直接顶在输出电容的两个焊盘上，地线夹子那种长引线会引入几十毫伏的假纹波，很多人就是被这个假象带偏，反复改布局却不见效。同时把带宽限制打到 20MHz，避免把高频噪声全算进纹波里。
5.3 几个我踩过、也见别人踩过的坑
第一个坑是电感的饱和电流只看平均值。有人按输出电流 3A 选了饱和电流 3.5A 的电感，觉得余量够了，结果满载启动瞬间电流冲到 4A 以上，电感进入饱和，感量骤降，电流斜率变得极陡，芯片限流都来不及，管子直接炸。正确做法是用峰值电流去比，也就是 Iout + ΔIL/2，再留 30% 以上余量。
第二个坑是 BOOST 的输出电容按容值选而不按纹波电流选。标称 22µF 听起来够，但额定纹波电流只有 1A 的小封装，在 0.6A 有效值下温升可能超过 40°C，长期工作在高温下容值衰减、寿命缩短。同一容值换更大封装或换低 ESR 系列，问题立刻缓解。这种账在原理图上看不出来，只有翻手册的纹波电流那一栏才能发现。
第三个坑是 LDO 的使能引脚悬空。有些芯片内部有上拉，悬空默认开启；有些没有，悬空状态不确定，可能在上电过程中反复开关，输出出现台阶。凡是使能引脚，要么明确拉高，要么接 MCU 控制，不要留悬空。
第四个坑是反馈分压电阻的功耗和噪声。为了省电把分压电阻取到兆欧级，结果 FB 引脚几十纳安的漏电流就造成几十毫伏的误差，同时高阻节点极易拾取 SW 节点的容性耦合，输出上出现开关频率的毛刺。10k 到 100k 这个区间是有道理的，别随便突破。
第五个坑是忽略了 PCB 上的地分割。功率地和信号地不分，大电流回流路径穿过 FB 分压的下端，输出精度直接崩掉。正确做法是功率环路的地单独铺，FB 下端和芯片的模拟地单点汇合，汇合点选在芯片的 GND 引脚附近，这条规则在 BUCK 上尤其重要，因为它的地电流是脉冲式的。
第六个坑是拿实验室的稳压源当输入去测效率。稳压源到板子的线损、接触电阻都会算进去，测出来效率偏低好几个点，白白浪费优化时间。用四线法在板子的输入电容上直接取电压，才是准的。
5.4 关于补偿和动态响应的一点个人做法
开关电源的环路补偿，理论推导可以写一本书，但工程上我一般按这个顺序走：先用芯片手册推荐值搭起来，用电子负载做 10% 到 90% 的负载跳变，看输出电压的跌落和恢复时间，同时观察有没有持续振铃。如果跌落大但恢复干净，说明带宽可以再放宽；如果恢复过程有明显振荡，说明相位裕度不足，需要减小补偿网络的增益或调整零点位置。测的时候把电流探头和电压探头同时挂上，看电流跳变和电压响应的对应关系，比单看电压波形信息量大得多。
对 BUCK 来说，输出 LC 的双极点在 f = 1/(2π√(L·C))，4.7µH 配 22µF 大约是 15.7kHz，补偿零点一般放在这附近，把相位抬起来。环路带宽取开关频率的 1/10 到 1/5，500kHz 对应 50 到 100kHz。对 BOOST 来说，前面算过的右半平面零点决定了带宽上限，别贪快，慢一点换来的是稳定。
动态响应不够的时候，优先加输出电容而不是一味调补偿。电容是最直接的储能缓冲，加一倍容值往往比反复调零点和极点有效得多。当然前提是布局允许，加电容的位置必须靠近负载和电感，隔着老远加等于白加。
最后提一个容易被忽略的细节：BOOST 在启动完成之前，反馈环路是开环的，输出跟着输入一起爬升，如果负载在此时就有较大电流，输出可能爬不到目标值就卡住。调试时一定要带满载上电试一次，不要只测空载启动。这个场景在电池供电的设备里很常见，因为开机瞬间负载就已经在了。
