简介：面向嵌入式开发者的 STM32 软件模拟 IIC 实践代码，聚焦用普通 GPIO 口线还原时序，完成对 PCF8563 时钟芯片的时间读写，可解决部分型号未集成硬件 IIC 模块时的读取需求，也可作为理解 IIC 协议时序与驱动分层写法的教学样例。压缩包共 4 个文件，由 2 个 .h 头文件与 2 个 .c 源文件配对组成，分别对应 iic 时序层与 pcf8563 驱动层，整体约 12KB，体量轻、结构清晰，便于直接并入现有工程。代码覆盖起始与停止条件、设备地址 0x51 的读写位处理、应答检测与超时判断、逐位数据传输等关键环节，并封装了时间与闹钟寄存器的读写接口。已有 4726 人学习下载，在入门练习与实际项目中均具参考价值。读者可掌握开漏 GPIO 的配置方式、轮询与中断两种实现思路的取舍，以及总线冲突、超时等异常的处理办法，并把同一套时序复用到其他 IIC 传感器或时钟器件上。
1. 从一块运行一周后时间倒回 2000 年的板子说起：STM32 模拟 IIC 读 PCF8563 到底解决什么问题
有块采集板在现场跑了七天，断电重启之后，屏幕上的时间直接跳回 2000 年 1 月 1 日。先怀疑备用电池座虚焊，补焊之后问题依旧；后来换成硬件 IIC 重写了一遍，反而卡在总线一直忙、标志位等不到的状态上。最后采用的方案很朴素：用两个普通 GPIO 模拟出 IIC 时序，去读 PCF8563 这颗日历时钟芯片，问题一次解决。
这套方案适合的人群很明确：手上有任意型号的 STM32、需要一路低成本的年月日时分秒、又不想被硬件 IIC 的 BSRR、ADDR、BUSY 标志位绕进去的开发者。PCF8563 便宜、外围只需要一颗 32.768kHz 晶振和两粒上拉电阻，走的是标准 IIC 从机协议，地址 0x51，写 0xA2 读 0xA3。模拟 IIC 的好处不只是绕开外设，更重要的是时序完全掌握在自己手里，哪一位出错可以用逻辑分析仪直接抓波形，不用猜寄存器的状态机走到哪一步。下面按硬件接法、时序层、寄存器层、踩坑记录、二次开发五个层次逐层展开说明。
2. 硬件接法与工程骨架：PCF8563 挂在哪两根线上、代码分几层
在动手写代码之前，先要确认连线是否正确。模拟 IIC 本质上就是手动翻转两根 GPIO 的电平，如果硬件接错，后面再好的代码也跑不通。这一步确认清楚之后，工程结构也要提前规划好，不要把所有代码都塞进一个 main.c。
2.1 PCF8563 的最小系统与引脚接法
PCF8563 是一颗 SOP8 或 TSSOP8 封装的 CMOS 实时时钟，供电范围 1.0V 到 5.5V，和 3.3V 的 STM32 可以直接相连，不需要电平转换。真正需要自行处理的有以下几根引脚：
| 引脚 | 名称 | 接法说明 |
|---|---|---|
| 1 | OSCI | 接 32.768kHz 晶振一端，配 15pF 左右的负载电容到地 |
| 2 | OSCO | 接晶振另一端，同样配负载电容 |
| 3 | VBAT | 接纽扣电池或 0.1F 超级电容正极，负极接地 |
| 4 | VSS | 地 |
| 5 | SDA | 接 STM32 的 GPIO，同时通过 4.7k 电阻上拉到 3.3V |
| 6 | SCL | 接 STM32 的 GPIO，同样通过 4.7k 电阻上拉到 3.3V |
| 7 | CLKOUT | 开漏输出，可编程输出 32.768kHz、1024Hz、32Hz、1Hz，不用可悬空 |
| 8 | VDD | 主电源 3.3V |
上拉电阻是必须的，这是血泪经验。IIC 是开漏总线，器件只能把线拉低，拉高靠上拉电阻。很多人把 GPIO 配成推挽输出，读的时候又切成浮空输入，短距离、低速率下可能碰巧能通，换个板子就翻车了。正确做法是两端都用开漏输出模式：STM32 侧配置为GPIO_Mode_Out_OD，芯片侧本来就是开漏，上拉电阻负责把电平拉回高。
晶振部分也值得说一句。32.768kHz 晶振的负载电容不是随便选的，PCF8563 手册给的典型值是 15pF，实际用 12pF 到 22pF 都能起振，但如果画板时走线太长、晶振离芯片超过 5mm，很容易出现起振慢甚至不起振的情况。调试阶段可以用示波器探头（低电容探头）碰一下 OSCI 引脚，看有没有 32.768kHz 的正弦波，如果没有波形，后面的 IIC 读出来的时间会一直停在某个值不动。
2.2 工程分层：三个文件把硬件、协议和应用拆开
模拟 IIC 最容易写成一坨大函数，读一个时间要翻两百行代码。我一般拆成三层：
bsp_soft_iic.c/h：只负责 GPIO 翻转和起停、应答、字节收发，完全不知道 PCF8563 的存在。换一颗 IIC 器件，这个文件一行不用改。pcf8563.c/h：只负责寄存器地址、BCD 转换、时间结构体，调用bsp_soft_iic提供的字节读写接口。app_rtc.c：业务层，负责上电校时、周期读取、把时间塞进显示或者上传。
目录大致长这样：
Project/ ├── Core/ │ ├── Inc/ │ │ ├── bsp_soft_iic.h │ │ ├── pcf8563.h │ │ └── app_rtc.h │ └── Src/ │ ├── main.c │ ├── bsp_soft_iic.c │ ├── pcf8563.c │ └── app_rtc.c └── Drivers/ └── STM32F1xx_HAL_Driver/ /* 或者标准库，都行 */分层带来的直接好处是调试时能定位问题在哪一层。读不到数据，先在bsp_soft_iic里打断点看起始信号有没有发出去、应答位是不是 0；如果应答正常但数据不对，问题就落到pcf8563.c的寄存器地址和 BCD 转换上。如果混在一起写，就只能在两百行里漫无目的地找。
头文件里把引脚和操作宏集中定义，换板子只改这几行：
/* bsp_soft_iic.h */ #ifndef __BSP_SOFT_IIC_H #define __BSP_SOFT_IIC_H #include "stm32f1xx_hal.h" /* 换引脚只改这四行 */ #define IIC_SCL_PORT GPIOB #define IIC_SCL_PIN GPIO_PIN_6 #define IIC_SDA_PORT GPIOB #define IIC_SDA_PIN GPIO_PIN_7 #define SCL_H() HAL_GPIO_WritePin(IIC_SCL_PORT, IIC_SCL_PIN, GPIO_PIN_SET) #define SCL_L() HAL_GPIO_WritePin(IIC_SCL_PORT, IIC_SCL_PIN, GPIO_PIN_RESET) #define SDA_H() HAL_GPIO_WritePin(IIC_SDA_PORT, IIC_SDA_PIN, GPIO_PIN_SET) #define SDA_L() HAL_GPIO_WritePin(IIC_SDA_PORT, IIC_SDA_PIN, GPIO_PIN_RESET) #define SDA_READ() HAL_GPIO_ReadPin(IIC_SDA_PORT, IIC_SDA_PIN) void soft_iic_init(void); uint8_t soft_iic_write(uint8_t dev_addr, uint8_t reg, const uint8_t *buf, uint16_t len); uint8_t soft_iic_read(uint8_t dev_addr, uint8_t reg, uint8_t *buf, uint16_t len); #endif这里的dev_addr传的是 8 位地址（PCF8563 写 0xA2、读 0xA3），而不是 7 位地址。这个约定必须在整个工程里统一，否则很容易出现「有的地方传 0x51、有的地方传 0xA2」的混乱，调半天发现是地址传错了。
3. 模拟 IIC 时序层：两个 GPIO 把起停、应答和字节收发写出来
这一层是整个项目的地基。IIC 的时序图看着简单，真正从零写起的时候，起始条件、重复起始、应答位、时钟拉伸这几处都有坑。写完以后建议用逻辑分析仪抓一遍波形，把 SCL 和 SDA 两条线对着时序图核对，比盯着代码看有效得多。
3.1 GPIO 的开漏配置与延时基准
初始化要做的只有两件事：把 SCL 和 SDA 配成开漏输出，然后给一个可靠的微秒级延时。开漏模式下 HAL 库的配置是这样的：
void soft_iic_init(void) { GPIO_InitTypeDef gpio = {0}; __HAL_RCC_GPIOB_CLK_ENABLE(); gpio.Mode = GPIO_MODE_OUTPUT_OD; /* 开漏输出，靠外部上拉拉高 */ gpio.Pull = GPIO_PULLUP; /* 内部弱上拉兜底，外部 4.7k 才是主力 */ gpio.Speed = GPIO_SPEED_FREQ_HIGH; gpio.Pin = IIC_SCL_PIN; HAL_GPIO_Init(IIC_SCL_PORT, &gpio); gpio.Pin = IIC_SDA_PIN; HAL_GPIO_Init(IIC_SDA_PORT, &gpio); SCL_H(); SDA_H(); }GPIO_MODE_OUTPUT_OD是关键。开漏输出下，写 1 是把引脚交给上拉电阻，写 0 是主动拉低，读引脚电平也能拿到真实总线状态，读和写共用一个配置，不用来回切换输入输出方向。用标准库的话对应GPIO_Mode_Out_OD，效果一样。如果用的是推挽输出，两个器件同时驱动总线就会短路，虽然短时间不一定烧，但读应答肯定读不对。
延时函数决定了总线速率。PCF8563 支持 400kHz 快速模式，但模拟 IIC 一般跑 100kHz 就够了，慢一点更稳。用 HAL 库的HAL_Delay只能到毫秒级，太粗；用__NOP()空转循环又受编译优化影响，-O2和-O0下延时差好几倍。我的做法是用 DWT 周期计数器做基准：
/* 基于 DWT 的微秒延时，不受编译器优化影响 */ static void iic_delay_us(uint32_t us) { uint32_t start = DWT->CYCCNT; uint32_t ticks = us * (SystemCoreClock / 1000000U); while ((DWT->CYCCNT - start) < ticks) { } } static void iic_delay(void) { iic_delay_us(5); /* 半周期 5us，对应 100kHz */ }DWT 需要先使能：CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; DWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;，这段放在soft_iic_init里执行一次即可。如果不方便用 DWT，退而求其次写一个volatile计数的空循环也行，但一定要用示波器量一下实际的 SCL 频率，别凭感觉。
3.2 起始、停止、等待应答的时序实现
IIC 的起始条件是「SCL 为高时 SDA 由高变低」，停止条件是「SCL 为高时 SDA 由低变高」。记住一句话就行：SCL 高电平期间 SDA 不允许变化，除非是起始或停止，所有数据位的变化都必须发生在 SCL 低电平期间。
/* 起始信号：SCL 高电平期间，SDA 拉低 */ static void iic_start(void) { SDA_H(); iic_delay(); SCL_H(); iic_delay(); SDA_L(); /* 这一步产生起始条件 */ iic_delay(); SCL_L(); /* 钳住总线，准备发数据 */ iic_delay(); } /* 停止信号：SCL 高电平期间，SDA 拉高 */ static void iic_stop(void) { SDA_L(); iic_delay(); SCL_H(); iic_delay(); SDA_H(); /* 这一步产生停止条件 */ iic_delay(); }等待应答这一小段代码最容易被写错。主机发完 8 位数据后要释放 SDA（拉高，交给上拉电阻），然后在第 9 个时钟周期读取 SDA 电平：低电平表示从机应答（ACK），高电平表示非应答（NACK）。因为要读，所以这一瞬间必须把 SDA 切换成输入模式，或者依赖开漏模式下「写 1 即可读」的特性。
/* 返回 0 表示收到 ACK，1 表示超时无应答 */ static uint8_t iic_wait_ack(void) { uint8_t t = 0; SDA_H(); /* 开漏写 1 = 释放总线，交给从机拉低 */ iic_delay(); SCL_H(); iic_delay(); while (SDA_READ()) { /* 从机没拉低就一直等 */ if (++t > 250) { iic_stop(); return 1; /* 超时，多半是器件没接或地址错 */ } iic_delay(); } SCL_L(); iic_delay(); return 0; }这个超时计数器不能省。没有超时的模拟 IIC 在器件没焊或者地址写错的时候会死循环，整个系统卡住，连看门狗都救不回来。250 次乘以 5us 大约是 1.2ms，够从机反应了。
3.3 字节收发与重复起始
发一个字节是高位在前，逐位移出，每移一位产生一个时钟：
/* 返回 0 表示从机应答 */ static uint8_t iic_send_byte(uint8_t byte) { uint8_t i; for (i = 0; i < 8; i++) { if (byte & 0x80) { SDA_H(); } else { SDA_L(); } byte <<= 1; iic_delay(); SCL_H(); /* 从机在 SCL 上升沿采样 */ iic_delay(); SCL_L(); /* 必须在 SCL 低电平期间改 SDA */ iic_delay(); } return iic_wait_ack(); }读一个字节同样高位在前，区别在于主机要先释放 SDA，让从机驱动，然后每个时钟周期采样一次。读完 8 位之后主机要发应答：如果还要继续读就发 ACK（拉低 SDA），如果是最后一个字节就发 NACK（保持高），告诉从机别再吐数据了。
/* ack = 1 发送 ACK（继续读），ack = 0 发送 NACK（最后一个字节） */ static uint8_t iic_read_byte(uint8_t ack) { uint8_t i, data = 0; SDA_H(); /* 释放总线，交给从机驱动 */ iic_delay(); for (i = 0; i < 8; i++) { data <<= 1; SCL_H(); iic_delay(); if (SDA_READ()) { data |= 0x01; } SCL_L(); iic_delay(); } /* 第 9 个时钟发应答 */ if (ack) { SDA_L(); /* ACK */ } else { SDA_H(); /* NACK */ } iic_delay(); SCL_H(); iic_delay(); SCL_L(); iic_delay(); return data; }有了这四个原子操作（start / stop / send_byte / read_byte），IIC 协议层就齐了。再往上封一层通用的寄存器读写，把「发地址→发寄存器→重复起始→发读地址→连续读 N 字节」这套组合时序固化下来：
uint8_t soft_iic_read(uint8_t dev_addr, uint8_t reg, uint8_t *buf, uint16_t len) { uint16_t i; iic_start(); if (iic_send_byte(dev_addr & 0xFE)) return 1; /* 写地址 */ if (iic_send_byte(reg)) return 1; /* 寄存器指针 */ iic_start(); /* 重复起始，不是 stop+start */ if (iic_send_byte(dev_addr | 0x01)) return 1; /* 读地址 */ for (i = 0; i < len; i++) { buf[i] = iic_read_byte((i == len - 1) ? 0 : 1); } iic_stop(); return 0; }注意中间用的是重复起始而不是「先 stop 再 start」。PCF8563 允许 stop+start 的写法，但标准做法是重复起始，因为某些 IIC 器件在 stop 之后会释放内部状态机，寄存器指针可能被复位，导致读出来的是从 0x00 开始的数据而不是你期望的位置。这个细节在后面排查问题时是常见原因之一。
4. PCF8563 寄存器层：从 0x02 开始连读 7 个字节的完整链路
时序层通了之后，PCF8563 这层其实很薄：知道寄存器地址、知道哪些位是标志位、知道数据是 BCD 格式，剩下的就是结构体封装。但恰恰是 BCD 转换和标志位掩码这两件事，让不少人写出的时间要么差 6 年，要么秒数永远读成 0x80 这种诡异的值。
4.1 寄存器地图与必须掩掉的标志位
PCF8563 的寄存器不多，常用的就前 16 个：
| 地址 | 名称 | 说明 |
|---|---|---|
| 0x00 | Control_status_1 | bit7 TEST1、bit5 STOP、bit3 TESTC，正常运行时写 0x00 |
| 0x01 | Control_status_2 | bit7 TI/TP、bit4 AF、bit3 TF、bit1 AIE、bit0 TIE |
| 0x02 | VL_seconds | bit7 是 VL 位（电压低标志），bit6~0 秒 BCD |
| 0x03 | Minutes | bit6~0 分 BCD |
| 0x04 | Hours | bit5~0 时 BCD |
| 0x05 | Days | bit5~0 日 BCD |
| 0x06 | Weekdays | bit2~0 星期，0 表示周日 |
| 0x07 | Century_Months | bit7 世纪位，bit4~0 月 BCD |
| 0x08 | Years | 年 BCD，00~99 |
| 0x09~0x0C | Alarm | 分、时、日、星期的闹钟寄存器 |
| 0x0D | CLKOUT_control | 输出频率选择 |
| 0x0E | Timer_control | 定时器时钟源与使能 |
| 0x0F | Timer | 倒计时值 |
读时间只需要从 0x02 开始连续读 7 个字节，一次拿到秒、分、时、日、星期、月、年，顺序固定，非常省事。这也是为什么推荐用连续读而不是逐个寄存器读，后者相当于把 7 次完整的总线事务叠加在一起，出错概率高一倍不止。
第一位0x02的 bit7 是 VL 位，全称 Voltage Low。芯片检测到 VBAT 掉到阈值以下时会把这一位置 1，意思是「时间可能不准了，你自己判断」。如果读秒的时候不掩掉这位，bcd2dec(0x80)会算成 80，屏幕上就冒出「80 秒」这种不可能的时间。同理，月份寄存器的 bit7 是世纪位，小时的 bit7 和 bit6 恒为 0，这些位都必须在转换前用掩码清掉。
typedef struct { uint8_t year; /* 00 ~ 99 */ uint8_t month; /* 1 ~ 12 */ uint8_t day; /* 1 ~ 31 */ uint8_t hour; /* 0 ~ 23 */ uint8_t minute; /* 0 ~ 59 */ uint8_t second; /* 0 ~ 59 */ uint8_t week; /* 0 ~ 6，0 为周日 */ } rtc_time_t;4.2 连续读写的组合时序与 BCD 转换
BCD 转换只有两个函数，但必须写对。BCD 是「每 4 位二进制表示一个十进制的 0~9」，0x23 表示 23 而不是 35，所以高低半字节要分别处理：
static uint8_t bcd2dec(uint8_t bcd) { return (uint8_t)((bcd >> 4) * 10 + (bcd & 0x0F)); } static uint8_t dec2bcd(uint8_t dec) { return (uint8_t)(((dec / 10) << 4) | (dec % 10))); }读时间函数把寄存器原始值和业务结构体隔开，掩码在转换之前统一处理：
uint8_t pcf8563_get_time(rtc_time_t *t) { uint8_t raw[7]; if (soft_iic_read(PCF8563_ADDR, PCF8563_REG_SEC, raw, 7) != 0) { return 1; /* 总线无应答，直接返回错误 */ } t->second = bcd2dec(raw[0] & 0x7F); /* 掩掉 VL 位 */ t->minute = bcd2dec(raw[1] & 0x7F); t->hour = bcd2dec(raw[2] & 0x3F); t->day = bcd2dec(raw[3] & 0x3F); t->week = bcd2dec(raw[4] & 0x07); t->month = bcd2dec(raw[5] & 0x1F); /* 掩掉世纪位 */ t->year = bcd2dec(raw[6]); return 0; }写时间反过来，先把结构体里的十进制数转成 BCD，再按同样的位定义拼回 7 个字节。这里有个容易忽略的点：写完时间之后要不要清 VL 位。我的习惯是上电校时时一并清掉，因为这时候刚写过合法时间，之前的电压低告警已经无意义了；如果是运行中读到 VL 置位，则保留这个状态并上报给上层，让业务决定是否重新校时。
uint8_t pcf8563_set_time(const rtc_time_t *t) { uint8_t raw[7]; uint8_t ctrl; raw[0] = dec2bcd(t->second) & 0x7F; /* 写 0 即清除 VL 位 */ raw[1] = dec2bcd(t->minute) & 0x7F; raw[2] = dec2bcd(t->hour) & 0x3F; raw[3] = dec2bcd(t->day) & 0x3F; raw[4] = dec2bcd(t->week) & 0x07; raw[5] = dec2bcd(t->month) & 0x1F; raw[6] = dec2bcd(t->year); if (soft_iic_write(PCF8563_ADDR, PCF8563_REG_SEC, raw, 7) != 0) { return 1; } /* 确认控制寄存器 1 处于正常运行态（STOP 位为 0，TEST1 为 0） */ if (soft_iic_read(PCF8563_ADDR, 0x00, &ctrl, 1) == 0) { if (ctrl & 0xA0) { /* bit7 TEST1 或 bit5 STOP 被置位 */ ctrl &= 0x5F; soft_iic_write(PCF8563_ADDR, 0x00, &ctrl, 1); } } return 0; }初始化就是先写控制寄存器 0x00 为 0x00（正常工作模式，关掉 TEST 和 STOP），再写 0x01 为 0x00（关掉闹钟和定时器中断）。如果板上用的是 IIC 器件上电默认状态不确定的批次，这两步千万别省，见过有人调试一整天，最后发现 STOP 位是 1，时钟根本没走。
4.3 上层调用的最小验证流程
写完底层，先不要急着接显示和通信，用一个最简单的 main 循环验证时间会不会自己往前走：
int main(void) { HAL_Init(); SystemClock_Config(); soft_iic_init(); if (pcf8563_init() != 0) { printf("PCF8563 init failed, check wiring\r\n"); while (1) { } } while (1) { rtc_time_t t; if (pcf8563_get_time(&t) == 0) { printf("20%02d-%02d-%02d %02d:%02d:%02d\r\n", t.year, t.month, t.day, t.hour, t.minute, t.second); } else { printf("read error\r\n"); } HAL_Delay(1000); } }跑起来之后盯着串口看：秒数应该一秒一跳，跳到 59 之后进到下一分钟。如果秒数一直是同一个值，先查是不是忘了启动时钟，再查晶振有没有起振。如果每次读出来都是一样的乱码，八成是 BCD 转换或者掩码写错了，把raw[7]整个数组打印出来对着手册一位一位核对，比猜快得多。
5. 避坑与排查：调不通时按这五条顺序查
模拟 IIC 加 RTC 的组合，出问题的位置其实高度集中。下面这五条是我在实际项目里反复遇到的，按发生频率排序，从上往下查效率最高。每条都按「现象 → 原因 → 解决」写，照着对号入座就行。
5.1 现象：读回来全是 0xFF 或者全是 0x00
原因：总线根本没有通信，SDA 一直保持高电平意味着没人拉低，主机读到的就是上拉电阻给的全 1；全是 0 则多半是 SDA 被某处永久拉低，或者读函数把方向配错了。
解决：先断开 PCF8563，只留上拉电阻，用万用表量 SDA 和 SCL 对地电压，正常应该是 3.3V。如果只有 1V 多，说明有器件在拉低或者上拉电阻焊错、虚焊。接着确认 GPIO 的初始化是不是真的执行了，HAL 库里__HAL_RCC_GPIOB_CLK_ENABLE()忘了写是高频错误，时钟没开，后面所有写引脚的操作都是空动作，但代码不会报错。最后用逻辑分析仪抓 SCL 和 SDA，看起始信号有没有发出去，一个起始条件都看不到就是 GPIO 配置问题，看到起始但没有第 9 个应答位就是地址或器件问题。
5.2 现象：有应答，但秒永远是 0 或者时间不往前走
原因：控制寄存器 1 的 STOP 位（bit5）被置位，芯片处于停止计数状态；或者 TEST1 位（bit7）为 1，芯片进入测试模式，振荡器被强制打开但分频链不动。
解决：在读时间的初始化流程里加一次 0x00 寄存器的读取，把值打印出来。正常应该是 0x00 或者最多 0x08（TESTC）。如果读到 0x20 就是 STOP 被置位，读 0x80 就是 TEST1 被置位，写 0x00 清掉即可。另外确认晶振真的起振了，用示波器看 OSCI 引脚，没有 32.768kHz 波形的话芯片内部根本没有时钟源，清多少标志位都没用。
5.3 现象：第一个字节对，后面全乱
原因：寄存器地址读完之后用了「停止 + 重新起始」而不是重复起始，PCF8563 的内部地址指针在停止条件之后被复位，后续读到的是从 0x00 开始的数据，所以你会看到秒是对的（碰巧地址对），分和时就变成了控制寄存器的值。
解决：把iic_stop(); iic_start();改成单纯的一次iic_start();生成重复起始条件。代码上看只差两行，行为上差得非常远。这个坑我第一次遇到的时候查了将近两个小时，把寄存器值打出来才看出规律：读到的第 2、3 个字节恰好就是 0x00 和 0x01 两个控制寄存器的内容，一下子就明白了。
5.4 现象：改一下延时就能通，换个编译优化等级又不行
原因：延时函数的实际耗时随编译选项浮动。用for(i=0;i<10;i++);这种空循环做延时，-O0下可能真有几十个微秒，-O2直接被优化掉，SCL 频率飙到几百 kHz 甚至更高，超过 PCF8563 的 400kHz 上限，时序就崩了。
解决：换成基于 DWT 或定时器的硬件计时延时，或者至少把循环变量声明成volatile并在循环体里加__NOP()，保证编译器不会优化掉。改完用逻辑分析仪量一次实际 SCL 频率，确认在 100kHz 附近。别嫌麻烦，这一步花五分钟，能省掉后面半天的玄学排查。
5.5 现象：板子跑几天之后时间慢了几分钟
原因：晶振负载电容匹配不好，或者晶振本身精度不够。32.768kHz 晶振的精度直接决定走时误差，普通无源晶振的初始偏差就有 ±20ppm，换算下来一天约 1.7 秒，一个月就是近一分钟。
解决：换精度更高（±5ppm 以内）的晶振，负载电容按晶振规格书标称值匹配，走线尽量短、包地处理。如果对精度有硬性要求，可以在软件层做校准：定期和上位机对时，把偏差累积起来修正。PCF8563 本身没有数字微调寄存器，这一点和某些带温补的 RTC 不一样，只能从硬件和软件两头想办法。
6. 二次开发：把闹钟中断、掉电检测和多设备共用接进来
底层跑通之后，PCF8563 真正的价值才刚开始显现。一颗几毛钱的芯片除了给你年月日时分秒，还带闹钟、定时器、可编程时钟输出和电压低检测，这些功能在低功耗场景里几乎都是刚需。下面三块改造我都实际落地过，代码量不大，收益很明显。
6.1 闹钟与定时器中断：让 MCU 大部分时间睡觉
最省电的做法是让 STM32 进 STOP 模式，PCF8563 到点之后通过 INT 引脚（开漏，需要上拉）把 MCU 拉醒。配置闹钟只涉及 0x01 和 0x09~0x0C 几个寄存器，闹钟寄存器的 bit7 是使能位，写 1 表示该字段不参与比较：
/* 每天早上 7:30 唤醒，其余字段屏蔽 */ void pcf8563_set_alarm_daily(uint8_t hour, uint8_t minute) { uint8_t alarm[4]; uint8_t ctrl2; alarm[0] = dec2bcd(minute) & 0x7F; /* 0x09 分，AE 位为 0 表示启用 */ alarm[1] = dec2bcd(hour) & 0x7F; /* 0x0A 时 */ alarm[2] = 0x80; /* 0x0B 日，AE=1 屏蔽 */ alarm[3] = 0x80; /* 0x0C 星期，AE=1 屏蔽 */ soft_iic_write(PCF8563_ADDR, 0x09, alarm, 4); /* 打开 AIE（bit1），AF 标志位写 0 清除 */ soft_iic_read(PCF8563_ADDR, 0x01, &ctrl2, 1); ctrl2 |= 0x02; ctrl2 &= ~0x08; soft_iic_write(PCF8563_ADDR, 0x01, &ctrl2, 1); }唤醒之后的第一件事不是读时间，而是先清 AF 标志位。AF 是 0x01 寄存器的 bit3，闹钟触发后置 1，而且只有用软件写 0 才能清除。如果不清，INT 引脚会一直保持低电平，MCU 醒过来又立刻被拉回去，看起来像反复重启。这个现象很有迷惑性，第一次碰到会以为是电源问题。
6.2 多设备共用总线与超时重试
同一条 IIC 总线上挂多个从机是很常见的，比如 PCF8563 加一颗 EEPROM 再加一个传感器。模拟 IIC 没有硬件仲裁，多设备共用的关键是每次操作前确认总线是空闲的，即 SCL 和 SDA 都为高。如果上一次通信中途被打断，从机可能还钳着 SDA 不放，此时主机发起始信号从机会当噪声忽略掉。
一个简单的总线恢复函数能救很多场：
/* 从机卡死时，补最多 9 个时钟把它吐完当前字节 */ static void iic_bus_recover(void) { uint8_t i; for (i = 0; i < 9; i++) { if (SDA_READ() && !SCL_READ()) break; /* SDA 已释放则提前退出 */ SCL_L(); iic_delay(); SCL_H(); iic_delay(); } iic_stop(); /* 补一个停止条件收尾 */ }把这函数挂在soft_iic_read的失败分支里，第一次读失败就恢复一次再重试，实测能把偶发的通信失败率压到很低。注意重试次数要有上限，比如 3 次，不能再多了，否则真出硬件故障的时候会卡住很久。
另外，多设备时建议给每个器件的读写加一层薄薄的封装，把设备地址和重试逻辑包进去，别让业务层直接面对0xA2这种数字。后面如果换板子改了地址，只需要改一处。
6.3 怎么验证改造是对的
改完之后我会跑三个测试。第一个是长时间走时测试：让板子连续跑 24 小时，每分钟打印一次时间，事后用脚本比对相邻两次的差值，有跳变就说明某次读取出错但没被发现。第二个是掉电保持测试：主电源断开，靠 VBAT 供电保持 10 分钟再上电，读出来的时间应该比断电前多走了 10 分钟左右，同时 VL 位应该是 0。第三个是总线压力测试：把读写频率提到每 10ms 一次，连续跑一万次，统计失败次数，超过千分之一就说明时序余量不够，得回头调延时。
这三个测试里，掉电保持那个最容易被忽略，也是最容易翻车的。我之前有个板子现场用了三个月，客户反馈每回路过月底就慢一天，最后查到是超级电容容量选小了，断电超过 40 分钟就开始丢时间，而测试时只断了 5 分钟，根本没暴露。
下面这张表是我现在调试时的清单，每次新板子都对着走一遍：
| 检查项 | 期望值 | 异常时的下一步 |
|---|---|---|
| SDA/SCL 空闲电平 | 3.3V | 查上拉电阻与器件是否拉低 |
| 起始信号 | SCL 高时 SDA 有下降沿 | 查 GPIO 模式与时钟使能 |
| 从机应答 | 第 9 个时钟 SDA 为低 | 查器件地址 0xA2 与焊接 |
| 秒寄存器 bit7 | 0 | 若为 1，说明 VBAT 掉过电，需重新校时 |
| 控制寄存器 0x00 | 0x00 | 若 bit5 或 bit7 置位，写 0x00 清掉 |
| 晶振波形 | 32.768kHz 正弦 | 查负载电容与走线长度 |
从那以后我每次新画一块带 RTC 的板子，上电第一步不是跑业务代码，而是先写个最小 demo 把时间读出来打印，确认 VL 位是 0、秒数会跳，再往下做功能。这个习惯看着慢，实际省掉的返工时间远超那半小时。这套模拟 IIC 加 PCF8563 的代码结构我用了好几个项目，换芯片、换引脚都只是改几行宏定义，希望帮到你。
本文还有配套的精品资源，点击获取
