STM32 PWM-DAC设计原理与工程实践

1. PWM-DAC 基本原理与工程价值

在嵌入式系统设计中，数字信号到模拟电压的转换（DAC）是常见需求，典型应用场景包括传感器校准基准、LED亮度调节、音频信号生成、电机控制参考电压等。STM32F103系列微控制器集成了两路12位独立DAC，硬件资源明确且精度可靠。但当系统需要三路及以上模拟输出，或需在低成本约束下快速扩展模拟通道时，原生DAC资源即成为瓶颈。此时，一种被工业界广泛验证的工程方案浮出水面：PWM + 一阶/二阶RC低通滤波器构成的等效DAC。

该方案的核心价值不在于理论新奇，而在于其极高的工程性价比。外扩专用DAC芯片（如AD5620、MCP4725）虽能提供12~16位精度与微秒级建立时间，但单颗成本通常在2~5元人民币区间，且需额外PCB面积、I²C/SPI通信开销及驱动代码。相比之下，利用MCU已有的通用定时器（TIM）输出PWM波形，仅需两个无源元件（电阻+电容）即可构建滤波网络，BOM成本可压缩至0.1元以内，且完全复用现有外设资源，无需新增引脚或协议栈支持。这种“软硬协同”的折中方案，在消费电子、工业HMI、教育开发板等对成本敏感、精度要求适中（8~10位）的场景中具备不可替代性。

必须明确其适用边界：PWM-DAC本质是时间域平均法实现的数模转换，其输出为直流分量（DC component），有效分辨率受限于PWM计数器位宽与滤波器抑制高频谐波的能力。它无法替代高精度、高速度、低噪声的专业DAC芯片，但在8位分辨率（256级）、带宽<1kHz的场合，其性能完全满足温控设定点、音量调节、简易波形发生等需求。理解这一前提，是合理选用该方案的第一步。

2. PWM波形的数学建模与直流分量提取

PWM信号在时域上表现为周期固定、占空比可调的方波。设其周期为 $T$，高电平持续时间为 $t_H$，低电平持续时间为 $t_L$，则 $T = t_H + t_L$，占空比 $D = t_H / T$。对于STM32标准库环境，该波形由定时器（如TIM1、TIM2）配合GPIO输出比较通道（OCx）产生。其关键寄存器配置如下：
-自动重装载值（ARR）：决定PWM周期 $T$。若定时器时钟频率为 $f_{CLK}$，则 $T = (ARR + 1) / f_{CLK}$。
-捕获/比较寄存器（CCR）：决定高电平时间 $t_H$。在向上计数模式下，$t_H = (CCR + 1) / f_{CLK}$。
-占空比计算：$D = (CCR + 1) / (ARR + 1)$。

将此周期性方波进行傅里叶级数展开，可得到其频谱组成：

$$
v_{PWM}(t) = \frac{V_H + V_L}{2} + \frac{2(V_H - V_L)}{\pi} \sum_{n=1,3,5,\ldots}^{\infty} \frac{1}{n} \sin\left(2\pi n f_{PWM} t\right)
$$

其中：
- 第一项 $\frac{V_H + V_L}{2}$ 是直流分量（DC Component），其幅值直接正比于占空比 $D$。当 $V_L = 0$（GND）、$V_H = V_{DD}$（如3.3V）时，该分量简化为 $V_{OUT(DC)} = D \cdot V_{DD}$。这正是DAC功能的核心——输出电压与输入数字码呈线性关系。
- 后续所有正弦项均为交流谐波分量（AC Harmonics），基频为 $f_{PWM} = 1/T$，奇次谐波频率为 $3f_{PWM}, 5f_{PWM}, \ldots$，幅值按 $1/n$ 衰减。

因此，PWM-DAC的物理实现逻辑极为清晰：通过低通滤波器（LPF）将高频谐波彻底衰减，仅保留直流分量，即可获得与占空比成正比的稳定模拟电压。滤波器的设计目标，就是确保在 $f_{PWM}$ 处提供足够大的衰减，使残留交流纹波低于系统允许的误差限。

3. 低通滤波器设计：从理论计算到硬件选型

滤波器性能直接决定PWM-DAC的精度与响应速度，其设计需在纹波抑制与建立时间之间取得工程平衡。一阶RC滤波器结构最简，传递函数为：

$$
H(j\omega) = \frac{1}{1 + j\omega RC}
$$

其-3dB截止频率 $f_c = \frac{1}{2\pi RC}$。在 $f_{PWM}$ 处的电压衰减（以分贝dB计）为：

$$
A_{dB} = 20 \log_{10} \left| H(j2\pi f_{PWM}) \right| = -20 \log_{10} \sqrt{1 + \left( \frac{f_{PWM}}{f_c} \right)^2}
$$

对于8位分辨率（256级），满量程电压 $V_{FS} = 3.3V$，最低有效位（LSB）对应电压为 $3.3V / 256 \approx 12.9mV$。为保证纹波不影响1 LSB精度，要求 $f_{PWM}$ 处的谐波幅值衰减后小于12.9mV。以基波（$n=1$）幅值 $\frac{2(V_H - V_L)}{\pi} \approx \frac{2 \times 3.3}{\pi} \approx 2.1V$ 计算，所需衰减倍数至少为 $2.1V / 0.0129V \approx 163$，即 $A_{dB} \leq -20 \log_{10}(163) \approx -44dB$。

代入公式反推 $f_c$：
$$
-44 = -20 \log_{10} \sqrt{1 + \left( \frac{f_{PWM}}{f_c} \right)^2} \
\Rightarrow \sqrt{1 + \left( \frac{f_{PWM}}{f_c} \right)^2} = 10^{2.2} \approx 158.5 \
\Rightarrow \frac{f_{PWM}}{f_c} \approx \sqrt{158.5^2 - 1} \approx 158.5 \
\Rightarrow f_c \approx \frac{f_{PWM}}{158.5}
$$

若采用8位分辨率（ARR = 255），定时器时钟 $f_{CLK} = 72MHz$（APB1总线分频后，TIM2/3/4为72MHz），则：
$$
f_{PWM} = \frac{72 \times 10^6}{256} \approx 281.25kHz \
\Rightarrow f_c \approx \frac{281.25kHz}{158.5} \approx 1.77kHz
$$

此即一阶RC滤波器所需的理论截止频率。然而，实际应用中存在两大制约：
1.建立时间（Settling Time）：一阶系统阶跃响应达到终值99%所需时间为 $t_s \approx 4.6RC = 4.6 / (2\pi f_c) \approx 413\mu s$。对于需要快速改变输出电压的场景（如音频），此延迟可能引入失真。
2.滚降斜率（Roll-off Slope）：一阶滤波器仅提供-20dB/decade衰减，对邻近 $f_{PWM}$ 的谐波抑制不足。

普中科技玄武/凤凰开发板采用二阶LC型滤波器（实为双RC级联，即π型RC网络），其传递函数为：
$$
H(j\omega) = \frac{1}{(1 + j\omega RC)^2}
$$
-3dB截止频率仍为 $f_c = \frac{1}{2\pi RC}$，但在 $f_{PWM}$ 处衰减提升至 $-88dB$（$2 \times -44dB$），纹波抑制能力指数级增强。更重要的是，其滚降斜率为-40dB/decade，能更有效地压制高次谐波。

根据原理图，该二阶网络由R39/C49与R40/C50两级构成，参数为：
- R39 = R40 = 10.7kΩ
- C49 = C50 = 10nF

计算得单级 $f_c = \frac{1}{2\pi \times 10.7k \times 10n} \approx 1.49kHz$，双级级联后整体 $f_c \approx 1.49kHz \times \sqrt{2} \approx 2.1kHz$。但实测截止频率标称为33.8kHz，此差异源于设计目标的双重性：该滤波器不仅服务于DAC，还需作为音频输出通道。人耳可听范围上限约20kHz，为保证22.05kHz采样率的CD音质音频不失真通过，滤波器 $f_c$ 必须显著高于20kHz。33.8kHz的选取，既满足音频带宽要求，又兼顾了RC元件的标准值易购性（10.7kΩ电阻、10nF电容均为E24系列常用值），体现了典型的工程权衡思维。

4. STM32F103硬件资源映射与外设配置

普中科技开发板的PWM-DAC硬件连接具有明确的电气路径：
-PWM信号源：TIM3_CH2（对应GPIOB_Pin5）
-滤波电路：PB5 → R39 (10.7kΩ) → C49 (10nF) → R40 (10.7kΩ) → C50 (10nF) → GND；滤波后电压取自R40与C50之间节点（即二级RC的输出端）。
-输出接口：J13排针（标注“DAC OUT”）

此映射决定了软件配置的关键参数。在标准库（Standard Peripheral Library）框架下，需完成以下步骤：

4.1 时钟使能与GPIO初始化

// 使能相关时钟：APB1总线上的TIM3，APB2总线上的GPIOB RCC_APB1PeriphClockCmd(RCC_APB1PERIPH_TIM3, ENABLE); RCC_APB2PeriphClockCmd(RCC_APB2PERIPH_GPIOB, ENABLE); // 配置PB5为复用推挽输出（AF_PP），用于TIM3_CH2 GPIO_InitTypeDef GPIO_InitStructure; GPIO_InitStructure.GPIO_Pin = GPIO_Pin_5; GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP; // 复用推挽 GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz; GPIO_Init(GPIOB, &GPIO_InitStructure);

4.2 定时器TIM3基础配置

核心目标是生成8位分辨率（256级）的PWM，故需设置ARR=255。选择72MHz APB1时钟（TIM3挂载于APB1），则PWM频率为 $72MHz / 256 = 281.25kHz$，符合前述理论计算。

TIM_TimeBaseInitTypeDef TIM_TimeBaseStructure; TIM_OCInitTypeDef TIM_OCInitStructure; // 1. 基础定时器配置：向上计数，预分频器PSC=0（不分频），自动重装载值ARR=255 TIM_TimeBaseStructure.TIM_Period = 255; // ARR = 255 -> 256个计数周期 TIM_TimeBaseStructure.TIM_Prescaler = 0; // PSC = 0 -> 72MHz直接输入 TIM_TimeBaseStructure.TIM_ClockDivision = 0; TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up; TIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure); // 2. 输出比较通道配置：PWM模式1（高电平有效），初始占空比0% TIM_OCInitStructure.TIM_OCMode = TIM_OCMode_PWM1; TIM_OCInitStructure.TIM_OutputState = TIM_OutputState_Enable; TIM_OCInitStructure.TIM_Pulse = 0; // CCR = 0 -> 占空比0% TIM_OCInitStructure.TIM_OCPolarity = TIM_OCPolarity_High; TIM_OC2Init(TIM3, &TIM_OCInitStructure); // 配置CH2 // 3. 启动定时器与通道 TIM_Cmd(TIM3, ENABLE); TIM_CtrlPWMOutputs(TIM3, ENABLE); // 使能高级控制输出（对TIM3非必需，但习惯开启）

4.3 DAC值更新机制

用户期望通过一个函数（如PWM_DAC_SetValue(uint16_t value)）设置0~255范围内的数字码，对应0~3.3V输出。该函数本质是动态修改CCR寄存器：

void PWM_DAC_SetValue(uint16_t value) { if (value > 255) value = 255; // 限幅 TIM_SetCompare2(TIM3, value); // 直接写入CCR2寄存器 }

此操作在任意时刻均可执行，硬件自动在下一个计数周期起始点生效，保证了输出的实时性与确定性。

5. 精度影响因素分析与实战调试技巧

尽管理论模型清晰，实际PWM-DAC的精度常受多种非理想因素制约。以下是工程师在调试中必须直面的关键问题及应对策略：

5.1 GPIO输出驱动能力与压降

STM32F103的GPIO在50MHz速度下，高电平驱动电流典型值约25mA，但实际输出电压会随负载电流增大而下降。当滤波器输入阻抗（R39=10.7kΩ）较小时，PB5引脚需提供约 $3.3V / 10.7k\Omega \approx 0.31mA$ 电流，远低于驱动极限，压降可忽略。但若误用小阻值电阻（如1kΩ），则压降可达数百毫伏，直接导致满量程误差。调试技巧：用万用表测量PB5引脚在100%占空比（CCR=255）下的实际电压，若显著低于3.3V，即为驱动压降所致，应增大R39阻值。

5.2 滤波器元件公差与温漂

电阻（±1%~5%）、电容（±10%~20%）的标称值偏差会直接影响 $f_c$ 和纹波。例如，C49/C50若为Z5U类陶瓷电容，其容量随温度、电压变化剧烈，可能导致滤波特性漂移。调试技巧：优先选用C0G/NP0材质电容（温漂<±30ppm/℃）和1%精度金属膜电阻。在量产前，对BOM清单中的RC元件进行批次抽检，测量实际 $f_c$。

5.3 电源噪声耦合

PWM信号边沿陡峭（ns级），极易通过PCB走线、电源平面耦合噪声至模拟输出端。常见现象是输出电压叠加高频毛刺。调试技巧：
- 在滤波器输出端（C50接地端）就近并联一个100nF陶瓷电容至GND，形成π型滤波，抑制高频噪声。
- 确保模拟地（AGND）与数字地（DGND）单点连接，避免数字噪声串入模拟回路。
- 使用示波器FFT功能观察输出频谱，若在 $f_{PWM}$ 及其谐波处出现尖峰，即为噪声耦合证据。

5.4 定时器时钟源稳定性

TIM3依赖APB1总线时钟，其稳定性取决于外部晶振（HSE）或内部RC振荡器（HSI）。HSI精度仅±1%，会导致 $f_{PWM}$ 漂移，进而影响纹波抑制效果。调试技巧：在精度要求严苛的应用中，必须启用HSE（8MHz）并配置PLL倍频至72MHz，确保时钟基准稳定。

6. 实验程序框架与关键代码解析

一个完整的PWM-DAC实验程序需包含初始化、主循环控制及交互逻辑。普中科技教程中提供的例程，其核心结构如下：

6.1 主函数流程

int main(void) { Delay_Init(); // SysTick延时初始化 NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2); // 中断优先级分组 USART1_Init(9600); // 串口初始化，用于调试信息输出 TIM3_PWM_Init(255, 0); // TIM3 PWM初始化（ARR=255, PSC=0） printf("PWM-DAC Experiment Start!\r\n"); while (1) { // 方式1：阶梯波输出（演示线性度） for (uint16_t i = 0; i <= 255; i += 10) { PWM_DAC_SetValue(i); Delay_ms(100); } // 方式2：正弦波查表输出（演示动态响应） static uint16_t sine_index = 0; uint16_t sine_value = sin_table[sine_index++]; if (sine_index >= 128) sine_index = 0; PWM_DAC_SetValue(sine_value); Delay_ms(1); } }

6.2 关键代码深度解析

• TIM3_PWM_Init(255, 0)函数：封装了前述4.1~4.2节的所有寄存器配置。传入参数255直接赋值给ARR，0赋值给PSC，体现了配置的直观性。
• PWM_DAC_SetValue()函数：其高效性源于直接操作TIMx->CCRy寄存器（TIM_SetCompare2()底层实现）。此操作为原子性，无需关闭中断，确保了实时性。
• 正弦波查表法：sin_table[128]存储了0~2π范围内128个点的8位正弦值（0~255）。通过每毫秒更新一次索引，可生成约7.8Hz的正弦波。若需更高频率，需减小延时或增大查表密度。此方法避免了浮点运算，极大降低CPU开销。

6.3 调试信息输出的价值

printf()语句不仅用于指示程序启动，更可扩展为实时输出当前DAC值、ADC读取的反馈电压等，构成简易闭环调试系统。例如：

uint16_t adc_value = Get_ADC_Value(ADC1_Channel_0); // 读取DAC输出端电压（经分压） printf("DAC_Val:%d, ADC_Vol:%dmV\r\n", current_dac_val, (adc_value * 3300) / 4096);

此类信息流是定位“理论输出 vs 实际输出”偏差的第一手资料。

7. 从实验到产品的工程演进路径

课堂实验的PWM-DAC是一个完美的学习载体，但将其转化为可靠的产品模块，需跨越数个关键工程门槛：

7.1 温度补偿

RC滤波器的 $f_c$ 随温度变化，尤其电解电容温漂显著。在宽温域（-40℃~85℃）产品中，必须进行温度补偿。简单方案是采集NTC热敏电阻阻值，查表修正DAC输出值；高级方案是使用带温度传感器的MCU（如STM32L4系列），运行PID算法动态调整CCR以维持输出电压恒定。

7.2 校准流程固化

出厂前需对每块PCB进行两点校准：0%占空比（测量实际 $V_{MIN}$）与100%占空比（测量实际 $V_{MAX}$）。将校准系数（$K_{slope}, K_{offset}$）存储于Flash指定扇区，运行时加载，使输出严格满足 $V_{OUT} = K_{slope} \times DAC_CODE + K_{offset}$。此过程可由上位机软件自动完成，大幅提升量产效率。

7.3 EMC合规性设计

PWM信号是强EMI源。为通过CE/FCC辐射发射测试，必须：
- 在PB5输出端串联一个10Ω~33Ω铁氧体磁珠，抑制高频共模噪声。
- 滤波器PCB布局严格遵循“先滤波、后布线”原则，R39/C49/C50/R40需紧凑排列，地线铺铜完整。
- 所有模拟信号走线远离高速数字线（如USB、SDIO）。

这些并非锦上添花的“优化”，而是产品上市的强制性门槛。我曾在一款工业温控器项目中，因忽略磁珠设计，导致整机在30MHz频段辐射超标12dB，返工PCB耗时两周。教训深刻：EMC设计必须从原理图阶段介入，而非最后补救。

8. 与其他DAC方案的客观对比

工程师在方案选型时，需基于具体需求进行量化决策。下表总结了三种主流DAC实现方式的工程特性：

结论清晰：没有“最好”的方案，只有“最合适”的方案。当项目预算紧张、通道数>2、且精度要求≤10位时，PWM-DAC是经过千锤百炼的最优解。我负责过的一个智能插座项目，需同时控制4路继电器吸合电压（12V DC）、2路LED状态指示、1路蜂鸣器音调，总计7路模拟输出。若全用外扩DAC，BOM成本增加超¥20；采用PWM-DAC方案，仅用1个TIM（TIM4）的4个通道加6个RC网络，成本几乎为零，且软件逻辑简洁到只需7个TIM_SetCompareX()调用。项目顺利量产，客户对成本控制极为满意。

9. 常见故障排查指南

在实验室或产线调试中，PWM-DAC失效通常表现为：无输出、输出恒定、纹波过大、线性度差。以下是按发生概率排序的排查清单：

1. 无任何输出电压
   - 检查PB5引脚是否确有方波？（示波器探头直连）

   • 若无波形：确认TIM3时钟使能、GPIOB时钟使能、PB5复用功能配置、TIM_Cmd()调用。
   • 若有波形但无DC：确认R39/C49/R40/C50焊接完好，无虚焊、短路；万用表通断档检查PCB走线。

2. 输出电压恒定（不随CCR变化）
   - 检查TIM_SetCompare2()函数是否被正确调用？在函数内添加调试LED闪烁，确认执行流。
   - 检查TIM3是否被其他代码意外关闭（TIM_Cmd(TIM3, DISABLE)）？
   - 检查CCR值是否超出0~255范围？溢出后寄存器行为未定义。

3. 输出纹波过大（>50mV）
   - 测量实际 $f_{PWM}$：若远低于281kHz，说明定时器配置错误（PSC或ARR设错）。
   - 检查C49/C50是否为劣质电解电容？更换为10nF C0G电容验证。
   - 检查电源纹波：用示波器AC耦合观察VDD，若纹波>50mV，需加强电源滤波。

4. 输出线性度差（如中间段斜率异常）
   - 检查GPIO驱动能力：测量PB5在50%占空比下的高/低电平电压，若偏离3.3V/0V，需增大R39阻值。
   - 检查滤波器对称性：R39与R40阻值偏差过大，会导致二阶滤波器Q值异常，影响相位响应。

每一次故障的解决，都是对STM32时钟树、定时器工作模式、模拟电路特性的深度再认知。我至今记得第一次看到示波器上那条平稳的直流线时的兴奋——那不仅是代码的成功，更是数字世界与模拟世界握手言和的瞬间。