北航计组P3实验：单周期CPU设计与指令集扩展实战

1. 单周期CPU设计基础

第一次接触CPU设计时，很多人都会被各种模块和信号绕晕。其实单周期CPU就像是一个精心设计的乐高积木，每个模块都有明确的分工。让我用最直白的方式带你理解这个"积木城堡"是怎么搭建起来的。

**IFU（取指令单元）**相当于城堡的"传令官"。它由PC寄存器和指令存储器IM组成，每次时钟上升沿到来时，PC会更新为下一条指令地址，IM则根据这个地址把指令取出来。这里有个小技巧：因为IM是按字（32位）寻址的，所以PC每次自动加1就相当于地址加4字节。

**GRF（寄存器文件）**是CPU的"记事本"，里面有32个可以临时记东西的小格子。它支持三种操作：复位（所有格子清零）、读取（同时读两个格子的内容）、写入（往指定格子存数据）。我在调试时发现，写使能信号WE一定要接对，否则数据就写不进去了。

**ALU（算术逻辑单元）**是城堡的"计算器"，负责各种加减乘除运算。它的设计特别巧妙：通过3位的ALUnum信号，可以切换不同运算模式。比如000对应加法，001对应减法。建议你在设计时多预留几位，方便后续扩展新指令。

2. 核心模块实现细节

2.1 控制器设计艺术

控制器是整个CPU的"大脑"，它的设计直接影响指令执行的正确性。我最初实现时犯过一个错误：没有处理好R型指令的特殊性。R型指令（如addu）需要同时检查Opcode和Funct码，而I型指令（如ori）只需要看Opcode。

以ori指令为例，它的控制信号应该这样设置：

• RegWrite=1（要写寄存器）
• ALUSrc=1（第二个操作数用立即数）
• MemtoReg=0（数据来自ALU而非内存）
• EXTop=0（立即数零扩展）

调试技巧：遇到控制信号出错时，可以先用Logisim的探针功能逐个检查信号线，再用真值表验证控制器输出是否符合预期。

2.2 数据存储的玄机

DM（数据存储器）的设计有几个易错点：

1. 地址对齐问题：MIPS要求访存地址必须是4的倍数，所以要把ALU计算结果右移2位
2. 字节序问题：如果后续要支持lb/sb指令，需要额外设计字节选择电路
3. 同步写入：写操作只在时钟上升沿生效，读操作是组合逻辑

我在测试sw/lw指令时，会先用sw存入特定值（如0x12345678），再用lw读回验证。如果值不一致，就要检查地址计算和存储器的位宽设置。

3. 指令集扩展实战

3.1 基础指令实现

先来看最简单的addu指令实现流程：

1. IFU取出指令，拆解出rs、rt、rd字段
2. GRF读取rs和rt寄存器的值
3. ALU执行无符号加法
4. 结果写回rd寄存器

对应的测试用例可以这样设计：

ori $t0, $0, 1 # t0=1 ori $t1, $0, 2 # t1=2 addu $t2, $t0, $t1 # t2应该等于3

3.2 复杂指令扩展

当要实现beq指令时，需要注意：

1. NPC模块需要新增分支地址计算电路
2. 比较操作可以直接用ALU的equal输出
3. 偏移量要左移2位并符号扩展

一个实用的调试技巧：在Logisim中用时钟单步执行，观察PC值的变化是否符合预期。比如测试：

ori $t0, $0, 1 ori $t1, $0, 1 beq $t0, $t1, label # 应该跳转 ori $t2, $0, 3 # 这行应该被跳过 label: ori $t3, $0, 5 # t3应该是5

4. 常见问题排查指南

4.1 信号传递问题

最让人头疼的问题就是信号没传到位。我总结了一套排查流程：

1. 检查所有模块的时钟和复位信号是否连接正确
2. 用探针从源头开始追踪关键信号（如RegWrite）
3. 确认总线位宽匹配（特别是立即数扩展后要变成32位）
4. 检查模块间的接口定义是否一致

4.2 时序问题

单周期CPU虽然不需要考虑流水线冲突，但也要注意：

• 组合逻辑不能太长，否则会导致时钟周期变慢
• 存储器读写要严格遵循时序要求
• 关键路径上的信号延迟要尽量短

有个实用的调试方法：在Logisim中调慢时钟频率，用单步模式观察每个时钟周期的信号变化。

5. 进阶优化技巧

5.1 模块化设计

好的模块划分能让后续扩展事半功倍。我的经验是：

• 每个模块只负责单一功能
• 模块接口尽量标准化
• 控制信号集中管理
• 预留足够的扩展空间（如ALUop可以多给几位）

5.2 测试用例设计

全面的测试用例应该包含：

1. 正常功能测试（如加法计算）
2. 边界测试（如0xFFFFFFFF+1）
3. 异常情况测试（如未初始化寄存器）
4. 指令组合测试（连续执行多条指令）

建议建立一个自动化测试框架，可以快速验证所有基础指令。例如用MARS生成测试用例，再转换成Logisim可用的格式。

6. 课上测试应对策略

根据往年经验，课上测试通常包括三类指令扩展：

计算型指令（如xor）：

1. 在ALU中新增运算单元
2. 更新控制器真值表
3. 可能需要新增ALUop编码

跳转型指令（如bne）：

1. 修改NPC的跳转逻辑
2. 新增控制信号
3. 注意延迟槽问题

访存型指令（如lh）：

1. 扩展DM的字节处理能力
2. 可能需要修改地址计算方式
3. 注意符号扩展问题

建议考前准备一个检查清单，把每类指令需要修改的点都列出来，这样考试时就不会手忙脚乱。