低功耗FPGA实现：原理、技术与应用
1. 引言
在现代计算设计中，技术缩放和不断增加的功耗已成为令人担忧的问题。尽管FPGA在某些情况下相较于CPU/GPU的计算性能提升有限，但它通常以更低的时钟频率运行，而功耗与时钟频率直接相关。
在过去的80年代和90年代，技术的发展使晶体管数量增加，速度提高，功耗降低。然而，随着缩放的加剧，由于栅极氧化物厚度性能的不完善，漏电功率增加。栅极漏电与栅极氧化物厚度成反比，这已成为一个日益重要的问题。
转向FPGA可被视为高性能计算公司的低功耗解决方案，降低FPGA功耗有诸多重要原因。功耗与温度直接相关，改进的FPGA实现对整个系统的电源设计有直接好处，可降低系统成本、减少组件数量、缩小PCB面积并降低热管理成本。系统可靠性与散热问题相关，较低的功耗可延长芯片寿命。
2. 功耗来源
CMOS技术的功耗分为静态功耗和动态功耗。静态功耗是电路开启但不处理数据时消耗的功率，动态功耗是芯片积极处理数据时消耗的功率。
2.1 动态功耗
动态功耗可通过简单的反相器来考虑。假设向晶体管输入数据脉冲，对器件进行充电和放电。当栅极将其输出驱动到新值时会消耗功率，这取决于CMOS反相器中p和n晶体管的电阻值。
电容电流(iC(t))由下式给出（Wolf 2004）：
[iC(t)=\frac{V_{DD}-v_{C}(t)}{R_{p}}]
其中(V_{DD})表示电源电压，(V_{SS})表示地电压，(R_{p})是p型晶体管的电阻，(C_{L})是负载电容。
电压(vC(t))为：
[v_{C}(t)=V
