1. 什么是Un-Connected Pin规则
在Altium Designer中设计PCB时，Un-Connected Pin（未连接引脚）规则是电气规则检查（DRC）的重要组成部分。简单来说，这个规则就像是个尽职的"线路检查员"，专门负责找出那些既没有分配网络、又没有实际走线连接的"孤岛"引脚。
我第一次遇到这个问题是在设计一块高速信号板时，DRC报告突然弹出200多个未连接引脚错误，当时差点以为整个设计要推倒重来。后来发现，其实很多情况只是虚惊一场——有些引脚本来就是设计上不需要连接的。
这个规则位于"PCB Rules and Constraints Editor"对话框的Electrical类别下，具体路径是：Design > Rules > Electrical > Un-Connected Pin。它主要检查两种异常情况：
- 原理图中标记为No ERC的引脚（本应忽略检查的）
- 确实遗漏连接的信号引脚（需要重点关注的）
2. 为什么需要特别关注未连接引脚
你可能觉得，几个引脚没连接能有多大问题？但根据我的项目经验，未连接引脚引发的故障往往最难排查。去年有个项目就因为一个接地引脚虚接，导致整批产品EMC测试失败，损失了近两周的调试时间。
未连接引脚主要带来三类风险：
- 电气风险：关键信号断路可能导致功能失效
- 生产风险：未连接的SMD焊盘可能产生立碑缺陷
- 调试风险：隐藏的连接问题会增加后期排查难度
特别是在高频设计中，即使原理图正确，PCB上的断连也会改变信号回流路径，影响阻抗连续性。我曾用矢量网络分析仪实测过，一个未连接的接地引脚会使1GHz信号的反射系数恶化近6dB。
3. 典型误报场景与解决方案
3.1 No ERC标记失效问题
很多工程师（包括当年的我）都踩过这个坑：在原理图用No ERC标记了不用的引脚，但PCB DRC仍然报错。这是因为：
// 原理图符号 Pin1 = No ERC Pin2 = Unconnected // PCB规则 Un-Connected Pin Rule仍会检查所有物理引脚解决方法很简单但容易忽略：在PCB规则中为这些特殊引脚创建例外规则。具体步骤：
- 复制默认Un-Connected Pin规则
- 将新规则命名为"Ignore NoERC Pins"
- 在Where the First Object matches中选择"Custom Query"
- 输入查询语句：HasNoERC = True
- 设置优先级高于默认规则
3.2 差分对引脚的特殊处理
差分对未连接错误是最常见的误报之一。由于差分对需要严格等长，当一对中某个引脚未连接时，常规检查会产生大量关联错误。我的建议是：
- 先运行"Un-Routed Net"检查确认差分对完整性
- 对确实需要悬空的差分引脚，使用以下查询语句创建例外：
(InDifferentialPair('All')) AND (Net = 'NoNet')3.3 测试点与工艺边的处理
测试点和工艺边上的安装孔常被误判为未连接。对于这类情况，最佳实践是：
- 创建专用规则作用域：
(IsTestPointPad) OR (OnLayer('Mechanical 1')) OR (HoleSize > 3mm)- 将规则约束设置为"Not Checked"
4. 高级排查技巧
4.1 使用PCB面板精准定位
当面对数百个未连接错误时，Altium的PCB面板是最强力的排查工具：
- 打开PCB面板（快捷键：P, B）
- 选择"Violations"视图
- 在筛选器中输入"UnConnected"
- 右键点击任意错误 → Cross Probe → 跳转到问题位置
我习惯按以下优先级处理：
- 先解决电源/地网络的未连接
- 再处理高速信号线
- 最后检查普通低速信号
4.2 网络对比分析
有时原理图和PCB的网络表不同步会导致幽灵错误。我常用的诊断方法是：
1. 导出原理图网络表：Design → Netlist → Export 2. 导出PCB网络表：Reports → Netlist Report 3. 用Compare功能对比两个文件（推荐Beyond Compare）4.3 设计复用时的特殊处理
当复用模块出现未连接错误时，传统方法需要逐个修改。其实可以：
- 选中复用模块中的所有元件
- 右键 → Union → Create Union from selected objects
- 为这个Union创建规则例外：
(InUnion('My_Module')) AND (IsPad)5. 规则优化实战案例
去年设计的一款物联网网关板卡，DRC初始报告显示83个未连接错误。通过以下步骤最终清零：
- 第一轮筛选：用PCB面板确认实际有12个真实错误，其余是测试点和散热过孔
- 规则优化：
- 创建"TestPoints_Ignore"规则（优先级1）
- 创建"HeatVias_Ignore"规则（优先级2）
- 修改默认规则作用域为All - (HasNoERC) - (InAnyUnion)（优先级3）
- 参数调整：
- 将在线DRC检查间隔从默认500ms改为200ms
- 启用"Only show violations for visible layers"
优化前后对比：
| 检查项 | 优化前 | 优化后 |
|---|---|---|
| 错误数量 | 83 | 0 |
| DRC耗时 | 4.2s | 1.8s |
| 误报率 | 85% | 0% |
6. 与团队协作的最佳实践
在大团队中，Un-Connected Pin规则设置需要统一标准。我们团队现在采用的方法是：
在模板工程中预置三类规则：
- Strict_Mode（全检查，用于最终验证）
- Debug_Mode（忽略测试点和工艺边，用于开发阶段）
- Relaxed_Mode（额外忽略NoERC引脚，用于原型验证）
通过以下路径实现一键切换：
// 在OutJob文件中配置 RuleSet := Case( %Mode% = "Debug", "Debug.RUL", %Mode% = "Relaxed", "Relaxed.RUL", "Strict.RUL" )- 版本控制策略：
- 主分支始终使用Strict规则
- 开发分支允许使用Debug规则
- 提交PR前必须通过Strict规则检查
7. 性能优化技巧
当处理超过500个未连接错误时，DRC性能会显著下降。通过以下方法可以将检查速度提升3-5倍：
- 分层检查：
// 对多层板按信号层分组检查 Rule1: (OnLayer('TopLayer')) AND (NotConnected) Rule2: (OnLayer('MidLayer1')) AND (NotConnected) ...- 使用查询语句替代全盘扫描：
// 低效方式 Check All Pads // 高效方式 (IsPad) AND (Net = 'NoNet') AND (Not OnLayer('Mechanical'))- 硬件加速配置：
- 在Preferences > PCB Editor > General中启用多线程处理
- 为Altium Designer分配至少4GB专用显存
记得定期清理DRC缓存（位于工程目录下的ProjectName.DRC文件），过大的缓存文件会使检查速度降低40%以上。
