别再只盯着覆盖率了！ATPG中AU故障的深度解读与set_gate

超越覆盖率：ATPG中AU故障的系统化诊断与set_gate_report高阶应用

当ATPG工具输出的覆盖率报告上赫然显示45%的AU故障时，大多数工程师的第一反应是检查时序约束或重新运行工具——但这往往治标不治本。AU（ATPG Untestable）故障背后隐藏的其实是设计、约束与工具交互的复杂交响曲。本文将揭示如何通过set_gate_report命令的深度应用，像外科手术般精准定位问题根源。

1. AU故障的本质与分类学

AU故障远非简单的"不可测试"标签。在高级节点设计中，它们实际上是设计可测试性的诊断信号。根据实际项目经验，AU故障可细分为以下几类核心类型：

故障类型	典型特征	常见诱因
时序深度不足型	集中在时序路径末端	测试周期不足/时钟域交叉
约束冲突型	关联特定控制信号	错误SDC约束/未声明的异步路径
时钟域隔离型	跨时钟域寄存器集群	缺少测试时钟协调机制
总线竞争型	多驱动节点关联故障	未处理的三态总线/双向端口
未分类型	分散分布无明显规律	工具内部收敛问题/复杂交互效应

提示：使用report_faults -fault_type AU -status unclassified可提取最难诊断的未分类故障子集

在28nm以下工艺中，我们常观察到一种特殊现象——伪AU故障。这些故障看似不可测，实则源于工具对复杂时钟门控逻辑的保守判断。通过以下命令可识别这类"假阳性"故障：

set_fault_filter -add AU -clock_gating_aware true report_faults -filtered -verbose

2. set_gate_report的解剖式应用

2.1 时序深度诊断：pattern_index的进阶用法

传统用法仅查看首条pattern（pattern_index 0），但真正有价值的信息藏在pattern序列的动态变化中。建议采用以下诊断流程：

建立pattern演变图谱：

for {set i 0} {$i < [get_patterns -count]} {incr i 10} { set_gate_report -pattern_index $i -internal report_gate -out au_analysis/pattern_${i}.rpt }

关键信号追踪：
- 使用-clock_cone选项标记时钟路径
- 配合-faults_status观察故障状态迁移
交叉验证技巧：
```
set_gate_report -pattern_index 0 -error_pattern 5
```
这种组合能揭示首条pattern与首个错误pattern间的电路状态演变。

2.2 总线竞争诊断：CAPTURE_PROCedure的隐藏价值

当AU故障集中在总线接口时，往往需要检查捕获过程定义。某次实际调试中，我们发现NCP（Named Capture Procedure）定义遗漏了双向端口控制：

set_gate_report -CAPTURE_PROCedure bus_capture_proc report_gate -format schematic -highlight {conflict_value}

通过添加-parallel_pattern选项，还能再现竞争条件的精确时序：

analyze_bus -pin data_bus[31:0] set_gate_report -parallel_pattern 3

2.3 时钟域交叉验证：clock_cone的立体分析

对于跨时钟域AU故障，常规方法难以定位时钟相位问题。进阶技巧是建立时钟关联矩阵：

提取所有相关时钟引脚：

set clocks [get_pins -clock_pins -hier *] foreach clk $clocks { set_gate_report -clock_cone $clk report_gate -out clock_cone_${clk}.rpt }

使用Tcl脚本自动比对时钟激活沿：

proc compare_clock_edge {rpt1 rpt2} { # 解析报告文件中的时钟事件时间戳 # 返回两个时钟域的关键相位差 }

3. AU故障诊断方法论

3.1 动态模式分析工作流

建立系统化的诊断流程比零散检查更有效：

故障聚类：

group_faults -by {location type clock_domain} -fault_type AU

模式关联：
- 对每个故障组选取代表性pattern
- 运行序列化门级仿真

根本原因验证：

set_gate_report -pattern_index $pat -faults_status simulate -pattern $pat -gate_level

3.2 典型场景解决方案库

根据实际项目经验，我们整理出以下高频问题应对策略：

问题现象	检查点	set_gate_report组合命令
AU随pattern增加而增长	捕获周期有效性	`-pattern_index 0 -internal -chain_test`
未分类AU集中特定模块	模块接口约束	`-clock_cone clk -faults_status`
AU与特定测试模式相关	捕获过程定义	`-CAPTURE_PROCedure proc_name`
复位相关AU	静态信号配置	`-error_pattern 0 -faults_status`

4. 实战案例：从45%到5%的AU优化

在某7nm GPU项目中，初始ATPG显示43.7%的AU故障率。通过系统化应用set_gate_report，我们逐步定位到三个核心问题：

未声明的时钟门控条件：
```
set_gate_report -clock_cone clk_gate_en report_gate -show {active_edge}
```
发现工具误判了门控时钟的有效窗口

总线保持器冲突：

set_gate_report -parallel_pattern 12 analyze_bus -pin cache_bus[127:0]

识别出未初始化的总线保持器

跨电压域路径：
```
set_gate_report -pattern_index 55 -error_pattern 55
```
捕捉到电压域交叉路径的异常电平转换

最终通过以下综合方案将AU降至5.2%：

# 时钟门控修正 set_test_conditions -clock_gating_aware true -window_size 2 # 总线初始化 add_force_statements -nets cache_bus[127:0] -value 0 -during capture # 电压域隔离 set_fault_filter -voltage_domain_crossing ignore

这个案例印证了深度使用工具诊断功能的价值——它不仅能解决问题，更能揭示设计中的潜在缺陷。当AU故障率异常时，不妨将其视为设计优化的契机而非简单的工具使用问题。