SPI通信协议深度解析与TMS320F280013x寄存器级驱动开发实战

1. 项目概述与SPI核心价值

在嵌入式系统开发中，微控制器与外部传感器、存储器、显示屏等外设的通信是基础且频繁的操作。面对I2C、UART、SPI等众多协议，SPI（Serial Peripheral Interface，串行外设接口）以其简单、高速、全双工的特性，成为了短距离板级通信的“硬通货”。它不像I2C那样需要复杂的地址管理和应答机制，也不像UART那样依赖精确的波特率匹配，SPI的核心就是一根时钟线、两根数据线和一根片选线，通过硬件移位寄存器实现数据的同步收发，这种设计哲学决定了其极高的效率和可靠性。

我接触过很多刚入行的工程师，面对芯片手册里动辄几十页的SPI章节和密密麻麻的寄存器位域，常常感到无从下手。他们知道SPI好用，但往往停留在调用库函数的层面，一旦通信异常，排查起来就非常困难。究其原因，是对SPI硬件模块的“黑盒”操作，不理解时钟相位、数据对齐、FIFO机制等底层细节。本文将以德州仪器（TI）的TMS320F280013x系列微控制器为例，带你穿透库函数的封装，直抵寄存器配置的核心。我们将从最关键的SCIPRI寄存器在调试时的作用讲起，一直梳理到如何利用TI提供的Driverlib函数高效、安全地驱动SPI。无论你是正在调试一块新的传感器板卡，还是希望优化现有SPI通信的吞吐量和稳定性，这篇基于寄存器手册和实战经验的深度解析，都能为你提供清晰的路径和可复现的代码框架。

2. SPI通信协议深度解析与工作模式

2.1 SPI基础架构与主从模式

SPI协议的本质是一个同步的、基于移位寄存器的串行通信链路。如图19-3所示，一个典型的SPI系统包含一个主设备（Master）和一个或多个从设备（Slave）。通信由主设备发起并控制，它负责生成同步时钟信号（SPICLK）。数据在时钟边沿的驱动下，从主设备的发送移位寄存器移出到MOSI（Master Out Slave In）线，同时从设备的发送数据也移出到MISO（Master In Slave Out）线，实现全双工通信。这里的关键在于，主从设备的移位寄存器在逻辑上首尾相连，形成了一个巨大的、循环的16位移位寄存器，时钟每跳动一次，数据就在这个环形链路上移动一位。

主模式（MASTER_SLAVE = 1）下，微控制器掌控全局。它通过SPIBRR寄存器设定通信速率，数据写入SPIDAT或SPITXBUF后，硬件会自动在SPICLK的控制下，从SPISIMO引脚移出，同时从SPISOMI引脚移入数据。当指定数量的数据位（1-16位）传输完成后，SPIDAT中的接收数据会自动转存到SPIRXBUF，并置位中断标志（INT_FLAG）。此时，如果SPITXBUF中有待发送的数据，硬件会立即将其加载到SPIDAT开始下一轮传输，否则SPICLK停止。这种机制允许连续传输而无需CPU频繁干预。

从模式（MASTER_SLAVE = 0）下，微控制器变为被动方。SPICLK由外部主设备提供，其频率不能超过LSPCLK/4，这是由内部同步逻辑决定的，超过此限可能导致数据采样错误。从设备的数据发送依赖于主设备的时钟触发，因此，如果从设备需要回复数据，必须在主设备时钟开始前，将数据写入SPITXBUF。TALK位和SPISTE引脚是从模式下的两个关键控制点。TALK位清零会强制SPISOMI输出高阻态，这在多从机共享总线时用于避免冲突。而SPISTE作为片选信号，低电平时使能从设备，高电平时则令从设备放弃总线。手册中特别强调，不推荐将SPISTE引脚永久拉低，因为失去片选控制意味着从设备会持续监听总线上的任何时钟和数据，极易导致同步丢失和错误数据接收。

2.2 时钟相位与极性：CPOL与CPHA详解

SPI通信的灵活性（或者说复杂性）很大程度上体现在时钟的配置上，即时钟极性（CLKPOLARITY， CPOL）和时钟相位（CLK_PHASE， CPHA）。这两个位共同定义了四种时钟模式（表19-3），这直接决定了数据在哪个时钟边沿被采样（捕获）和在哪个边沿被更新（输出）。

以最常用的模式0（CPOL=0， CPHA=0）和模式3（CPOL=1， CPHA=1）为例。在模式0下，SPICLK空闲时为低电平，数据在第一个时钟边沿（即上升沿）被采样，在下降沿更新。而在模式3下，SPICLK空闲时为高电平，数据在第一个时钟边沿（即下降沿）被采样，在上升沿更新。这里的“第一个时钟边沿”是指片选信号有效（SPISTE拉低）后出现的第一个有效时钟边沿。

注意：不同厂商对CPOL和CPHA的定义可能不同。最稳妥的配置方法是：对照你的从设备（如传感器、Flash芯片）数据手册中的时序图，确定其要求在哪个时钟沿采样数据，然后根据图19-6的波形反推出主设备（MCU）应配置的CPOL和CPHA值。盲目设置是通信失败的主要原因之一。

2.3 数据格式与FIFO机制

SPI支持1到16位可变长度的数据帧，由SPICHAR寄存器配置。这里有一个极易出错的细节：对于少于16位的数据，写入SPIDAT或SPITXBUF时必须左对齐，而从SPIRXBUF读取时数据是右对齐的。例如，你需要发送一个12位的数据0xABC。在16位寄存器中，你需要将其左移4位，即写入0xABC0到发送缓冲区。接收时，硬件会自动将收到的12位数据右对齐到SPIRXBUF的低12位，高4位可能是上次传输的残留数据（如例19-1所示），因此你的应用程序在读取后需要进行掩码操作（如received_data = SPIRXBUF & 0x0FFF）。

为了减轻CPU频繁处理中断的负担，TMS320F280013x的SPI模块集成了16级深度的硬件FIFO（先入先出队列）。启用FIFO模式（SPIFFENA=1）后，数据收发逻辑发生了根本变化。发送时，CPU可以一次性向发送FIFO写入最多16个字的数据，SPI硬件会依据SPIFFCT寄存器中可编程的延迟（FFTXDLY），自动将数据从FIFO搬移到发送移位寄存器。接收时，数据也会自动存入接收FIFO。中断的产生不再基于单个字符的收发完成，而是基于FIFO的水位线：当发送FIFO中的数据量少于或等于TXFFIL设定的阈值时，触发SPITXINT中断，提醒CPU补充数据；当接收FIFO中的数据量达到或超过RXFFIL阈值时，触发SPIRXINT中断，提醒CPU读取数据。这种批处理机制能极大提升大数据量传输时的系统效率。

3. 关键寄存器精讲与Driverlib函数映射

3.1 SCIPRI寄存器：仿真挂起事件的行为控制器

在嵌入式开发中，我们经常需要连接仿真器进行在线调试（Debug），设置断点查看变量、单步执行分析逻辑。但你想过没有，当CPU在断点处暂停时，那些正在进行的SPI通信会怎样？数据会不会丢失？从设备会不会因为时钟突然停止而“卡死”？SCIPRI寄存器（仿真优先级寄存器）就是专门用来处理这个场景的，它的FREESOFT位域（位4-3）决定了当仿真挂起事件（如遇到断点）发生时，SPI外设的行为。

• 00b（立即停止）：一旦CPU挂起，SPI模块立即停止所有操作。这是最直接的方式，但可能导致当前正在传输的数据帧不完整，从设备可能收到残缺的指令而进入未知状态。
• 01b（完成当前收/发序列后停止）：SPI模块会完成当前正在进行的这一整个接收或发送序列（即传完一个完整的数据帧），然后再停止。这种方式更为优雅，保证了事务的完整性，是大多数应用场景下的推荐设置。
• 10b或11b（自由运行）：即使CPU因调试而挂起，SPI模块也继续照常工作，完全不受影响。这在调试与实时通��相关的代码时非常有用，例如你正在调试一个SPI接收中断服务程序，但又不想让实际的数据流中断。

实操心得：在开发初期，建议将FREESOFT设置为01b。这样在调试时，可以保证单次SPI事务的完整性，避免从设备状态错乱。当系统复杂到需要调试与SPI并行的其他任务时，再考虑使用自由运行模式。通过Driverlib，你可以使用SCI_setEmulationMode()函数（虽然示例表格中SCIPRI对应项为“-”，但TI的Driverlib通常提供此类函数）或直接操作寄存器来配置：HWREG(SPI_BASE + SPI_O_PRI) = (HWREG(SPI_BASE + SPI_O_PRI) & ~SPI_PRI_FREESOFT_M) | SPI_PRI_FREESOFT_FINISH;。

3.2 核心寄存器功能与Driverlib API全景

直接操作寄存器需要对芯片手册有深刻理解，且代码可读性和可移植性较差。TI提供的Driverlib库函数封装了这些底层操作，让开发更高效。表18-21提供了一个从寄存器到库函数的宝贵映射关系，我们可以将其分类理解：

1. 配置与初始化类函数：这类函数对应SCICCR、SCIHBAUD、SCILBAUD等配置寄存器。核心是SCI_setConfig()（虽然函数名是SCI，但SPI模块的配置函数通常类似，如SPI_setConfig()），它通常需要一个庞大的结构体参数，一次性设置波特率、数据位宽、时钟模式和主从模式。

// 示例：SPI主设备初始化配置 SPI_Config spiConfig; spiConfig.mode = SPI_MODE_MASTER; spiConfig.clockPhase = SPI_PHASE_DATA_CAPTURED_ON_FIRST_CHANGED; // CPHA spiConfig.clockPolarity = SPI_POLARITY_LOW; // CPOL spiConfig.dataWidth = SPI_DATA_WIDTH_16; // 16位数据 spiConfig.bitRate = 1000000; // 1 Mbps SPI_setConfig(SPIA_BASE, &spiConfig);

SCI_setBaud()函数则用于动态修改波特率。SCI_lockAutobaud()用于在特定模式下锁定波特率。

2. 传输控制与状态类函数：对应SCICTL1、SCICTL2、SCIRXST等寄存器。例如：

• SCI_enableModule()/SCI_disableModule()： 使能或禁用整个SPI模块，相当于软复位后的激活操作。
• SCI_enableTxModule()/SCI_enableRxModule()： 单独使能发送或接收通道。在3线制模式下，需要通过SCI_disableTxModule()关闭发送来实现只读操作。
• SCI_getInterruptStatus()/SCI_clearInterruptStatus()： 获取和清除中断标志位，这是中断服务程序（ISR）中的标准操作。
• SCI_isTransmitterBusy()： 查询发送器是否繁忙，在查询式（非中断）发送中用于等待发送完成。

3. 数据缓冲区操作类函数：直接对应SCIRXBUF和SCITXBUF寄存器。Driverlib提供了阻塞和非阻塞，以及支持FIFO和不支持FIFO的多组函数，适配不同应用场景。

• SCI_readCharNonBlocking()/SCI_writeCharNonBlocking()： 非阻塞式读写，立即返回，适合在循环中查询状态。
• SCI_readCharBlockingFIFO()/SCI_writeCharBlockingFIFO()： 阻塞式读写，函数内部会等待直到FIFO有空闲或数据可用，简化了编程逻辑。
• SCI_readCharArray()/SCI_writeCharArray()： 用于传输数据数组，是批量传输的利器。

4. FIFO控制类函数：对应SCIFFTX、SCIFFRX、SCIFFCT寄存器。这是提升性能的关键。

• SCI_enableFIFO()/SCI_disableFIFO()： 开关FIFO功能。
• SCI_setFIFOInterruptLevel()： 设置触发中断的FIFO水位线，是平衡中断频率和实时性的关键参数。
• SCI_resetTxFIFO()/SCI_resetRxFIFO()： 在通信开始前或错误恢复时，复位FIFO指针。
• SCI_getTxFIFOStatus()/SCI_getRxFIFOStatus()： 获取FIFO当前状态，可用于自定义流量控制。

4. SPI驱动开发实战：从配置到收发

4.1 初始化流程与参数计算

一个健壮的SPI驱动初始化，远不止调用一个setConfig。下面是我在项目中总结的标准流程：

1. GPIO引脚复用配置：这是第一步，也是最容易忽略导致“没有波形”的一步。必须按照手册19.2.2节的顺序：先配置GPxGMUX寄存器选择外设功能，再配置GPxMUX寄存器。同时，根据输入还是输出，设置上拉/下拉电阻（GPxPUD）和输入量化模式（GPxQSELn）。对于SPI的输入引脚（如主设备的MISO），建议关闭输入同步（设置为异步模式），以避免不必要的延迟。
2. SPI模块软件复位：在修改任何配置前，先通过SCI_performSoftwareReset()或写SPICCR.7（SW RESET位）进行复位，确保模块处于已知状态。
3. 计算并设置波特率：波特率计算是基本功。根据手册19.3.5节公式：
   • 当SPIBRR = 3~127时：SPI Baud Rate = LSPCLK / (SPIBRR + 1)
   • 当SPIBRR = 0, 1, 2时：SPI Baud Rate = LSPCLK / 4假设系统低速外设时钟LSPCLK = 50 MHz，目标波特率为1 Mbps。则SPIBRR = LSPCLK / BaudRate - 1 = 50,000,000 / 1,000,000 - 1 = 49。需要将49写入SPIBRR寄存器。使用Driverlib时，SPI_setConfig()函数或SPI_setBaud()函数内部会帮你完成这个计算。
4. 配置通信参数：通过SPI_setConfig()设置主从模式、数据位宽、时钟相位和极性。务必与从设备数据手册严格匹配。
5. FIFO配置（如启用）：如果需要使用FIFO，则使能FIFO功能，并设置发送和接收中断的水位线。例如，设置TXFFIL=8，RXFFIL=8，这样当发送FIFO空出一半（剩余8个字）或接收FIFO存满一半（达到8个字）时产生中断，平衡了中断响应速度和数据缓冲能力。
6. 使能模块与收发器：最后，依次使能SPI模块、发送器和接收器。此时，SPI引脚上应该能观察到正确的空闲电平（由CPOL决定）。

4.2 数据收发模式与代码实现

根据应用场景，可以选择查询（Polling）、中断（Interrupt）或DMA方式进行数据收发。这里给出中断模式下，使用FIFO进行大数据块传输的典型框架。

发送端（主设备）：

// 初始化部分 SPI_enableFIFO(SPIA_BASE); // 使能FIFO SPI_setFIFOInterruptLevel(SPIA_BASE, SPI_FIFO_TX8, SPI_FIFO_RX8); // 设置中断水位线 SPI_enableInterrupt(SPIA_BASE, SPI_INT_TXFF); // 使能发送FIFO中断 Interrupt_register(INT_SPIA_TX, &SPIATXIsr); // 注册中断服务函数 SPI_enableModule(SPIA_BASE); // 最后使能模块 // 启动传输（例如要发送一个1024字的数据块） g_spi_tx_buffer = &data_buffer[0]; g_spi_tx_count = 1024; SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, min(16, g_spi_tx_count)); // 先写16个字填满FIFO g_spi_tx_buffer += 16; g_spi_tx_count -= 16; // 发送FIFO中断服务函数 (SPIATXIsr) void SPIATXIsr(void) { uint32_t status = SPI_getInterruptStatus(SPIA_BASE); SPI_clearInterruptStatus(SPIA_BASE, status); if(status & SPI_INT_TXFF) { // 发送FIFO空余空间达到阈值，需要填充数据 uint16_t words_to_write = min(SPI_getTxFIFOStatus(SPIA_BASE), g_spi_tx_count); if(words_to_write > 0) { SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, words_to_write); g_spi_tx_buffer += words_to_write; g_spi_tx_count -= words_to_write; } if(g_spi_tx_count == 0) { // 所有数据已写入FIFO，可关闭发送中断或设置完成标志 SPI_disableInterrupt(SPIA_BASE, SPI_INT_TXFF); } } }

接收端（从设备或主设备在全双工通信中）： 接收中断服务函数的逻辑类似，当接收FIFO数据达到阈值时，进入中断，读取数据。

// 接收FIFO中断服务函数 if(status & SPI_INT_RXFF) { uint16_t words_available = SPI_getRxFIFOStatus(SPIA_BASE); SPI_readCharArray(SPIA_BASE, g_spi_rx_buffer, words_available); g_spi_rx_buffer += words_available; // ... 处理数据 }

4.3 3线制模式与特殊应用

在某些引脚资源紧张或特定接口标准（如某些传感器）要求下，需要使用3线制SPI模式（TRIWIRE=1）。此时，主设备仅使用SPICLK、SPISTE和一根双向数据线SPIMOMI；从设备使用SPICLK、SPISTE和一根双向数据线SPISISO。

在3线制模式下，需要特别注意TALK位的软件控制流程：

1. 主设备发送：设置TALK=1，写入数据到发送缓冲区。数据会从SPIMOMI引脚输出，同时也会被自己接收回来（因为收发线短路了）。因此，主设备在发送后，必须从接收缓冲区读取并丢弃这个“回环”的数据。
2. 主设备接收：设置TALK=0（关闭输出，防止总线冲突），然后**写入一个哑元数据（Dummy Data，如0xFFFF）**到发送缓冲区。这个操作会触发时钟生成，从设备的数据会在时钟驱动下通过同一根双向线传回。主设备再从接收缓冲区读取真实数据。

注意事项：3线制模式下，任何一次有效的时钟循环都会同时完成一次“发送”和“接收”，即使你本意只想接收。因此，“先写后读”是一个固定操作序列，写的数据内容在接收时可能是无意义的哑元。

5. 调试技巧与常见问题排查实录

即使理解了所有原理，实际调试中SPI通信依然可能出问题。下面是我在多年调试中总结的“三板斧”和常见问题清单。

调试“三板斧”：

1. 看波形：使用逻辑分析仪或示波器同时抓取SPICLK、MOSI、MISO和SPISTE四根线（3线制则抓三根）。这是最直观、最有效的方法。检查：时钟频率是否正确？时钟极性和相位是否符合从设备要求？片选信号在数据帧传输前后是否有正确的跳变？数据位在正确的时钟边沿是否稳定？
2. 查配置：对照芯片手册和从设备手册，双重检查MCU的SPI配置：主从模式、数据位宽、波特率、CPOL、CPHA。一个常见的错误是主从设备的CPOL/CPHA设置不匹配。
3. 读寄存器：在调试器中，实时查看关键的SPI状态寄存器，如SPIRXST（接收状态寄存器）。关注RXERROR（接收错误）、OVERRUN（溢出）等错误标志位。SPIFFRX和SPIFFTX中的FIFO状态位也能告诉你数据是否真的被搬移了。

常见问题速查表：

现象	可能原因	排查步骤与解决方案
完全没有波形	1. GPIO引脚未正确复用为SPI功能。 2. SPI模块未使能（SPICCR.0或SCI_enableModule）。 3. 主设备模式下，未向发送缓冲区写数据（SPICLK不会自动产生）。	1. 检查GPxMUX和GPxGMUX寄存器配置。 2. 检查SPICCR.0位或确认已调用使能函数。 3. 主设备需先写SPITXBUF才能启动传输。
有时钟波形，但无数据波形	1. 从设备TALK位为0（输出禁用）。 2. 主从设备SPISTE（片选）信号未有效拉低。 3. 3线制模式下，主设备TALK位设置错误。	1. 检查从设备SPICTL.1（TALK）位。 2. 用逻辑分析仪确认SPISTE引脚时序。 3. 接收时主设备TALK应置0，发送时置1。
数据错位或全部为0/1	1. 时钟极性（CPOL）或相位（CPHA）设置错误。 2. 数据位宽（SPICHAR）设置与从设备不符。 3. 数据未按要求的对齐方式（左对齐写，右对齐读）处理。	1.重点检查！对照从设备时序图调整CPOL/CPHA。 2. 确认双方都是8位或16位模式。 3. 检查发送数据的左移和接收数据的掩码操作。
通信不稳定，偶尔丢数据	1. 波特率过高，接近或超过LSPCLK/4的理论极限。 2. FIFO中断水位线设置不当，导致溢出或欠载。 3. 中断服务程序处理太慢，未及时清中断或读写数据。 4. 电源噪声或布线问题导致信号完整性差。	1. 降低波特率，特别是长距离或飞线连接时。 2. 调整TXFFIL/RXFFIL，或使用查询方式确保FIFO不满/不空。 3. 优化ISR，只做最必要的操作（如搬运数据）。 4. 检查电源，缩短走线，必要时串联小电阻阻尼反射。
使用FIFO时，数据发送/接收不完整	1. 未使能FIFO模式（SPIFFENA）。 2. 传输完成后未检查FIFO是否已清空（发送）或读空（接收）。 3.SPIFFCT中的延迟值（FFTXDLY）设置过大，导致传输间隔过长。	1. 确认SPIFFTX寄存器的SPIFFENA位已置1。 2. 在传输结束回调中，查询TXFFST或RXFFST直到为0。 3. 对于连续传输，将FFTXDLY设为0；对于慢速外设，适当增加延迟。

一个真实的排查案例：我曾调试一个SPI Flash，发现写入指令后读回的数据总是错误。用逻辑分析仪抓取波形，发现时钟和数据都对，但片选信号SPISTE在16个时钟周期后拉高时，有一个轻微的毛刺。检查代码发现，我在发送完最后一个字节后立即拉高了片选，而此时最后一个数据位可能还未完全建立。解决方案是在拉高片选前，增加一条while(SPI_isTransmitterBusy(base));语句，等待最后一位数据真正发送完成。这个细节在数据手册的时序图里往往标注为t_CSH（片选保持时间），硬件工程师和软件工程师都需要关注。

最后，关于SCIPRI寄存器的调试场景：如果你在仿真时单步执行，SPI通信突然出错，可以检查FREESOFT位的设置。如果它被设置为“立即停止”（00b），那么单步越过SPI发送函数时，一个正在进行的传输会被强行中断，从设备可能收到残缺的指令。将其改为“完成当前序列后停止”（01b）通常能解决这类仿真时的诡异问题。