UCD3138064A数字电源PCMC配置：从原理到PSFB实战

1. 项目概述：深入解析UCD3138064A的峰值电流模式控制

在数字电源设计领域，峰值电流模式控制（Peak Current Mode Control, PCMC）因其卓越的动态性能、固有的逐周期电流限制能力以及简化的补偿设计，一直是工程师们实现高效、高密度电源方案的首选技术之一。然而，将这项经典的模拟控制技术无缝迁移到数字控制器上，并充分发挥其全部潜力，往往意味着需要深入理解控制器内部复杂的外设交互与信号流。德州仪器（TI）的UCD3138064A作为一款高度集成的数字电源控制器，其强大的数字电源外设（DPP）架构为PCMC的实现提供了坚实的硬件基础，但如何正确配置这些模块，使其协同工作，是项目成功的关键。

本文将以一个典型的相移全桥（Phase-Shifted Full-Bridge, PSFB）拓扑应用为例，手把手带你拆解在UCD3138064A上实现PCMC的完整配置流程。我们不仅会解读官方数据手册中的关键图表和代码片段，更会结合我多年的实践经验，补充那些手册中未曾明说、但在实际调试中至关重要的细节、参数计算逻辑和避坑指南。无论你是正在评估UCD3138064A，还是已经着手设计但遇到了波形异常、环路不稳等问题，相信这篇详尽的解析都能为你提供清晰的路径和实用的解决方案。

2. PCMC核心原理与UCD3138064A的硬件支持

2.1 峰值电流模式控制的基本工作机理

在深入寄存器配置之前，我们必须先夯实理论基础。PCMC的核心思想是在每个开关周期内，通过直接比较电感电流（或开关管电流）的采样信号与一个控制电压信号，来决定功率开关管的关断时刻。这个控制电压通常由电压误差放大器（在数字控制器中对应数字滤波器）的输出，叠加一个固定斜率的补偿斜坡（Slope Compensation）构成。

这么做的优势非常明显：

1. 逐周期电流限制：一旦电流采样值超过设定阈值（控制电压），开关管立即关断，提供了最快的过流保护。
2. 输入电压前馈：在占空比大于50%时，电流环路的开环传递函数会出现一个右半平面零点，导致系统不稳定。加入斜率补偿可以抑制由此产生的次谐波振荡，而补偿斜坡的加入，实质上引入了输入电压变化的信息，改善了系统的线性调整率。
3. 简化电压环补偿：电流内环将功率级近似为一个电压控制电流源，使得整个系统变为一阶系统，电压环的补偿设计得以简化，通常一个简单的Type II补偿器即可满足要求。

在UCD3138064A中，上述的“比较”动作并非由外部运放完成，而是由芯片内部一个高速的模拟比较器硬件实时执行。电压环的数字滤波器输出，通过数模转换器（DAC）和斜坡模块（Ramp Module）生成了那个关键的、带斜坡的参考电平。初级侧的电流，则通过前端模块（Front End, FE）的误差ADC（EADC）进行采样和量化。这两路信号在芯片内部进行比较，产生的跳变信号直接送往数字脉宽调制器（DPWM）的逐周期电流限制（Cycle-By-Cycle, CBC）逻辑，从而实时“斩断”PWM脉冲。

2.2 UCD3138064A中实现PCMC的关键外设模块

理解UCD3138064A的PCMC配置，本质上是理解一条跨越多个外设的硬件信号链。这条链路上的核心模块包括：

1. 前端模块（FE2）：用于采样初级侧电流。通常将电流采样电阻上的电压差分接入EAP2和EAN2引脚。其内部的EADC以高达16MHz的速度将模拟电流信号转换为数字误差值。这里有一个关键点：为了进行峰值电流比较，前端需要工作在一种特殊的“比较器模式”，而非普通的ADC采样模式。
2. 滤波器模块（Filter 0/1）：通常，Filter 0用于电压环（FE0采样输出电压），Filter 1可用于电流环（FE1采样输出电流）或作为恒流/恒功率（CPCC）控制源。在PCMC中，电压环滤波器（Filter 0）的输出并不直接控制占空比，而是作为补偿斜坡的起始点。
3. 斜坡模块（Ramp Module）：这是PCMC的“发动机”。它接收来自滤波器的数字值作为斜坡的起始DAC值，并以一个可编程的固定斜率（由DACSTEP寄存器设定）在每个时钟周期递增。这个不断上升的斜坡输出即为与电流采样比较的“控制电压”。
4. 环路复用器（Loop Mux）：这是芯片内部的“信号路由器”，功能极其强大。在PCMC配置中，它需要完成三件大事：
   • 将指定的滤波器输出连接到斜坡模块的起始值输入端（通过PCM_FILTER_SEL位）。
   • 将指定的前端模块（FE2）连接到内部的峰值电流模式比较器（通过PCM_FE_SEL位）。
   • 使能整个PCMC信号路径（PCM_EN位）。
5. 故障复用器（Fault Mux）与DPWM：峰值电流比较器输出的跳变信号（APCMC）被送入故障复用器。我们需要在故障复用器中，将这个APCMC信号路由到目标DPWM模块的CBC故障输入。最终，这个信号会控制DPWM输出信号的下降沿，实现逐周期关断。

注意：这条信号链的大部分环节是通过硬件逻辑在单个开关周期内（纳秒级）完成的，不依赖于ARM内核的软件干预。这意味着PCMC的响应速度极快，完全由硬件保障，这是数字实现PCMC能否媲美甚至超越模拟方案的关键。软件（固件）的作用是初始化这些硬件连接、设置参数（如斜坡斜率），并进行高级管理（如模式切换）。

3. PSFB拓扑的DPWM波形生成机制

在具体配置PCMC之前，我们必须先为PSFB拓扑搭建正确的DPWM波形框架。UCD3138064A的DPWM模块和其附带的边沿生成器（EdgeGen）、内部多路复用器（IntraMux）是生成复杂多相交错波形的利器。

3.1 PSFB的六路驱动信号解析

一个典型的PSFB需要六路驱动信号：两路用于原边桥臂的斜对角开关管（如QT1,QB2），两路用于原边桥臂的另外两个开关管（如QT2,QB1），以及两路用于副边的同步整流管（如QSYN1,3,QSYN2,4）。在UCD3138064A的参考设计中，这六路信号由四个DPWM模块巧妙生成：

• DPWM0A/B：生成一对同步整流信号。
• DPWM1A/B：生成另一对同步整流信号。
• DPWM2A/B和DPWM3A/B：通过边沿生成器和内部多路复用器的组合，生成原边桥臂的四路信号。

图7-7（Final 6 Gate Signals）清晰地展示了这六路信号的时序关系。核心在于理解X1, X2, X3和Y1, Y2, Y3这些“移动边沿”。其中，X1和X3（对应QT2的上升沿和QB2的下降沿）以及Y1和Y3（对应QT1的上升沿和QB1的下降沿）是由PCMC比较事件动态决定的“斩波点”。而X2和Y2（对应QT2的下降沿和QT1的下降沿）则是通过DPWM的Event3 - Event2值来控制的固定死区时间。

3.2 DPWM配置的关键代码解读

让我们结合代码片段，看看如何搭建这个框架：

// 1. DPWM同步链设置：构建主从关系，实现相移 Dpwm1Regs.DPWMCTRL0.bit.MSYNC_SLAVE_EN = 1; // DPWM1 同步于 DPWM0 Dpwm2Regs.DPWMCTRL0.bit.MSYNC_SLAVE_EN = 1; // DPWM2 同步于 DPWM1 Dpwm3Regs.DPWMCTRL0.bit.MSYNC_SLAVE_EN = 1; // DPWM3 同步于 DPWM2 // 设置相位触发值，使DPWM1/2/3相对于前一个DPWM延迟半个周期，形成交错 Dpwm0Regs.DPWMPHASETRIG.all = PWM_SLAVESYNC; // 主DPWM0的相位触发值（通常为0） Dpwm1Regs.DPWMPHASETRIG.all = PWM_SLAVESYNC; // 从DPWM1的相位触发值（通常为周期值的一半） Dpwm2Regs.DPWMPHASETRIG.all = PWM_SLAVESYNC; Dpwm3Regs.DPWMPHASETRIG.all = PWM_SLAVESYNC; // 在环路复用器中指定同步源 LoopMuxRegs.DPWMMUX.bit.DPWM1_SYNC_SEL = 0; // DPWM1 同步源选择 DPWM0 LoopMuxRegs.DPWMMUX.bit.DPWM2_SYNC_SEL = 1; // DPWM2 同步源选择 DPWM1 LoopMuxRegs.DPWMMUX.bit.DPWM3_SYNC_SEL = 2; // DPWM3 同步源选择 DPWM2

这段代码建立了一个DPWM0 -> DPWM1 -> DPWM2 -> DPWM3的同步链。每个从DPWM都会在其主DPWM的PHASETRIG时刻启动自己的周期，从而实现了精确的相移控制。

3.3 边沿生成器与内部多路复用器的应用

对于原边桥臂的复杂信号，我们使用DPWM2的边沿生成器：

// 配置DPWM2的边沿生成器，用DPWM2和DPWM3的边沿来合成新波形 Dpwm2Regs.DPWMEDGEGEN.bit.A_ON_EDGE = 2; // EGEN_A 上升沿 = DPWM2B 的上升沿 Dpwm2Regs.DPWMEDGEGEN.bit.A_OFF_EDGE = 5; // EGEN_A 下降沿 = DPWM3A 的下降沿 Dpwm2Regs.DPWMEDGEGEN.bit.B_ON_EDGE = 6; // EGEN_B 上升沿 = DPWM3B 的上升沿 Dpwm2Regs.DPWMEDGEGEN.bit.B_OFF_EDGE = 1; // EGEN_B 下降沿 = DPWM2A 的下降沿 // 将边沿生成器的输出连接到DPWM2的A、B引脚 Dpwm2Regs.DPWMCTRL0.bit.PWM_A_INTRA_MUX = 1; // PWM2A 输出 EGEN_A Dpwm2Regs.DPWMCTRL0.bit.PWM_B_INTRA_MUX = 1; // PWM2B 输出 EGEN_B Dpwm2Regs.DPWMEDGEGEN.bit.EDGE_EN = 1; // 使能边沿生成器

这里有一个极易忽略的细节：代码中将A_OFF_EDGE设置为5，即DPWM3A的下降沿。这个下降沿正是由PCMC比较事件触发的！也就是说，DPWM3A的下降沿（对应QB1的关断）不再由固定的Event2寄存器决定，而是由APCMC信号通过CBC逻辑实时控制。同理，DPWM2A的下降沿（对应QT2的关断）也受APCMC控制。这就是PCMC介入并控制占空比的核心硬件连接。

实操心得：在调试初期，如果PCMC功能异常，建议先将所有DPWM配置为开环电压模式（即不使用CBC，仅由Event寄存器控制边沿）。先验证六路基础波形（包括同步整流信号）是否正确，特别是死区时间是否合理。确认基础时序无误后，再使能PCMC相关配置，这样可以隔离问题，快速定位是DPWM时序配置错误还是PCMC信号路径问题。

4. 峰值电流检测与补偿斜坡的完整配置流程

现在，我们进入最核心的PCMC硬件配置部分。请跟随以下步骤，并理解每一步背后的原因。

4.1 前端模块（FE2）配置：让芯片“看到”电流

首先，需要将采样到的初级侧电流信号送入FE2（EAP2/EAN2），并将其配置为PCMC比较器模式。

// 假设使用FE2进行初级侧电流采样 // 1. 配置前端控制寄存器，选择PCMC模式 FeCtrl2Regs.EADCCTRL.bit.EADC_MODE = 5; // 设置为峰值电流模式 // 2. 启用差分转单端比较器功能（关键！） // 因为内部DAC输出是差分信号，而PCMC比较器是单端输入，需要这个转换。 FeCtrl2Regs.EADCCTRL.bit.D2S_COMP_EN = 1; // 3. 配置前端增益(AFE_GAIN)。这决定了EADC的输入范围和分辨率。 // 需要根据你的电流采样电阻、放大倍数和最大电流来计算。 // 例如，若采样电压范围为-0.2V ~ +0.2V，可选择AFE_GAIN=2，获得2mV/LSB的分辨率。 FeCtrl2Regs.EADCCTRL.bit.AFE_GAIN = 2; // 4. （可选）配置平均滤波。在噪声较大的场合，可以启用EADC输出的硬件平均。 // FeCtrl2Regs.EADCCTRL.bit.AVG_EN = 1; // FeCtrl2Regs.EADCCTRL.bit.AVG_NUM = 3; // 例如，8点平均

关键参数计算：AFE_GAIN选择AFE_GAIN的设置直接影响电流采样的精度和范围。EADC的输入范围是-256mV ~ +248mV（AFE_GAIN=0时）。增益每增加1，输入范围减半，分辨率也提高一倍（LSB值减半）。计算公式为：输入电压范围 = (248mV - (-256mV)) / (2^AFE_GAIN)LSB大小 = 8mV / (2^AFE_GAIN)

例如，AFE_GAIN=2时，输入范围约为(504mV)/4 = 126mV（即-63mV ~ +63mV），LSB为8mV/4 = 2mV。你需要确保在最大电流时，采样电压不超过此范围，并留有一定裕量。

4.2 环路复用器配置：搭建信号通路

接下来，在环路复用器中，将电压环（或电流环）的输出“喂”给斜坡模块，并指定使用哪个前端进行峰值检测。

// 1. 选择哪个滤波器作为斜坡的起始点。通常使用电压环滤波器(Filter 0)。 LoopMuxRegs.PCMCTRL.bit.PCM_FILTER_SEL = 0; // 选择 Filter 0 // 2. 选择哪个前端模块用于峰值电流比较。这里使用FE2。 LoopMuxRegs.APCMCTRL.bit.PCM_FE_SEL = 2; // 选择 FE2 // 3. 使能整个模拟峰值电流模式通道 LoopMuxRegs.APCMCTRL.bit.PCM_EN = 1;

为什么通常选择电压环滤波器？在恒压（CV）模式下，电压环的输出反映了负载需求。将其作为斜坡起点，意味着峰值电流参考值会随着输出电压误差自动调整，从而稳定输出电压。当电源需要进入恒流（CC）模式时，可以通过固件动态切换PCM_FILTER_SEL，选择Filter 1（电流环）的输出作为斜坡起点，实现平滑的模式转换。

4.3 斜坡模块配置：生成补偿斜坡

斜坡模块是PCMC的“斜率补偿发生器”。它需要一个起始值（来自滤波器）和一个步进值（DACSTEP）。

// 1. 配置斜坡控制寄存器，选择滤波器输出作为斜坡起始值 FeCtrl2Regs.RAMPCTRL.bit.PCM_START_SEL = 1; // 1 = 使用PCM_FILTER_SEL选择的滤波器输出 // 2. 使能斜坡模块 FeCtrl2Regs.RAMPCTRL.bit.RAMP_EN = 1; // 3. 计算并设置补偿斜坡斜率 (DACSTEP) // 这是最关键、最容易出错的一步！ #define COMPENSATION_SLOPE_MV_PER_US 150.0 // 举例：目标补偿斜率为150mV/μs #define DACSTEP_COMP_VALUE ((int)(COMPENSATION_SLOPE_MV_PER_US * 335.5)) FeCtrl2Regs.DACSTEP.all = DACSTEP_COMP_VALUE; // 4. （可选）设置斜坡结束值。通常不需要，让斜坡在每个周期开始时被重置即可。 // FeCtrl2Regs.RAMPDACEND.all = some_value;

补偿斜坡斜率（DACSTEP）计算详解公式DACSTEP = 335.5 * M中的M是以毫伏每微秒（mV/μs）为单位的补偿斜率。这个斜率需要根据你的功率级参数来计算。

计算步骤：

1. 确定电流采样增益：Vcs = Ipk * Rsense * Gain_Amp。Rsense是电流采样电阻，Gain_Amp是采样放大器的增益。
2. 计算所需斜坡斜率：为了抑制次谐波振荡，补偿斜率Se应满足Se > 0.5 * Sn，其中Sn是电感电流下降斜率在采样电阻上的映射，即Sn = (Vout/N) * Rsense * Gain_Amp / Lp。Lp是变压器初级电感，N是匝比。
3. 转换为DACSTEP：将计算出的Se（单位V/s）转换为M（mV/μs）。注意，Se是电压斜率，而M是DAC输出（即比较器同相端）的电压斜率。由于前端有增益AFE_GAIN，实际需要的DAC输出斜率M_dac = Se / (2^AFE_GAIN)。最后代入公式：DACSTEP = 335.5 * M_dac。

举例：假设Se = 0.1 V/μs = 100 mV/μs，AFE_GAIN=2，则M_dac = 100 / 4 = 25 mV/μs，DACSTEP = 335.5 * 25 = 8387.5，取整为8388。

重要提示：这个335.5的系数与芯片内部DAC的更新速率和基准电压有关。它是一个经验常数，务必在最终硬件上通过观察波形进行微调。斜率太小可能导致次谐波振荡（轻载时尤其明显），斜率太大会降低系统环路增益。

4.4 故障复用器与DPWM连接：完成最后一块拼图

最后，需要将PCMC比较器产生的APCMC信号，连接到对应DPWM的CBC故障输入，以控制开关管的关断。

// 对于每一个需要被PCMC控制的DPWM（在PSFB中是DPWM2和DPWM3），都需要进行如下配置： Dpwm2Regs.DPWMCLIM.bit.ANALOG_PCM_EN = 1; // 使能DPWM2的模拟PCM输入到CBC Dpwm3Regs.DPWMCLIM.bit.ANALOG_PCM_EN = 1; // 使能DPWM3的模拟PCM输入到CBC // 同时，确保这些DPWM的CBC功能是使能的 Dpwm2Regs.DPWMCTRL0.bit.CBC_ENABLE = 1; Dpwm3Regs.DPWMCTRL0.bit.CBC_ENABLE = 1;

4.5 同步斜坡启动与DPWM触发

为了让斜坡在每个开关周期开始时从基准值（滤波器输出）开始爬升，需要将DPWM的周期起始信号连接到斜坡模块的触发源。

// 在环路复用器中，配置前端控制MUX，使能DPWM帧同步来触发斜坡 // 假设使用DPWM0的帧同步来触发（因为它是主DPWM） LoopMuxRegs.FECTRL0MUX.bit.DPWM_FRAME_SYNC_EN = 1; // 使能DPWM0帧同步触发FE0的斜坡 // 注意：这里触发的是FE0对应的斜坡模块，但因为我们用FE2做PCMC，且PCM_START_SEL选择了Filter0， // 所以这个触发对于PCMC斜坡是有效的。具体连接关系需参考芯片手册的Loop Mux部分。

至此，一个完整的硬件PCMC信号链就配置完成了。上电后，电压环开始工作，其输出值作为斜坡起点。每个开关周期开始，斜坡从该起点开始以设定斜率上升。同时，FE2持续采样初级侧电流并转换为电压信号。当斜坡电压超过电流采样电压时，比较器翻转，APCMC信号有效，立即通过CBC逻辑关断对应的DPWM输出（DPWM2A和DPWM3A的下降沿），从而实现峰值电流控制。

5. 系统初始化、调试与常见问题排查

5.1 完整的PCMC初始化流程

将上述分散的步骤整合成一个有序的初始化函数，是保证系统可靠启动的关键。以下是一个推荐的流程：

void PCMC_Configuration(void) { // 第1步：配置DPWM基础波形和同步（见第3节） Configure_DPWM_For_PSFB(); // 第2步：配置电压环和电流环的滤波器参数（PID系数、钳位等） Configure_Voltage_Loop_Filter(); Configure_Current_Loop_Filter(); // 如果使用CPCC // 第3步：配置前端FE2为PCMC模式 FeCtrl2Regs.EADCCTRL.bit.EADC_MODE = 5; // PCMC模式 FeCtrl2Regs.EADCCTRL.bit.D2S_COMP_EN = 1; // 使能差分转单端 FeCtrl2Regs.EADCCTRL.bit.AFE_GAIN = 2; // 根据实际采样设置 // 第4步：配置环路复用器 LoopMuxRegs.PCMCTRL.bit.PCM_FILTER_SEL = 0; // 斜坡起点 = Filter0输出 LoopMuxRegs.APCMCTRL.bit.PCM_FE_SEL = 2; // 峰值检测 = FE2 LoopMuxRegs.APCMCTRL.bit.PCM_EN = 1; // 使能PCMC通道 // 第5步：配置斜坡模块 FeCtrl2Regs.RAMPCTRL.bit.PCM_START_SEL = 1; // 斜坡源选择滤波器 FeCtrl2Regs.RAMPCTRL.bit.RAMP_EN = 1; FeCtrl2Regs.DACSTEP.all = Calculate_DACSTEP_Value(); // 计算并设置斜率 // 第6步：连接PCMC信号到DPWM CBC Dpwm2Regs.DPWMCLIM.bit.ANALOG_PCM_EN = 1; Dpwm3Regs.DPWMCLIM.bit.ANALOG_PCM_EN = 1; Dpwm2Regs.DPWMCTRL0.bit.CBC_ENABLE = 1; Dpwm3Regs.DPWMCTRL0.bit.CBC_ENABLE = 1; // 第7步：配置DPWM触发斜坡启动 LoopMuxRegs.FECTRL0MUX.bit.DPWM_FRAME_SYNC_EN = 1; // 第8步：使能所有DPWM输出 Dpwm0Regs.DPWMCTRL0.bit.PWM_EN = 1; Dpwm1Regs.DPWMCTRL0.bit.PWM_EN = 1; Dpwm2Regs.DPWMCTRL0.bit.PWM_EN = 1; Dpwm3Regs.DPWMCTRL0.bit.PWM_EN = 1; }

5.2 调试技巧与实测要点

1. 先开环，后闭环：在使能PCMC (PCM_EN=1) 之前，先让系统在开环电压模式下运行。使用固定的Event2/Event4值产生一个小的占空比，用示波器观察所有6路驱动波形、变压器原边电压和副边电压是否正常。确认功率级无异常。
2. 验证斜坡与电流采样：在开环状态下，通过TI的Fusion Digital Power Designer GUI或自定义软件，读取FE2的EADC结果和斜坡模块的DACVALUE寄存器。手动改变Filter0的输出（即斜坡起点），观察DACVALUE是否随之线性变化。给电源一个小的负载，观察FE2的采样值是否随电流变化。
3. 逐步使能PCMC：先使能PCM_EN和ANALOG_PCM_EN，但将DACSTEP（斜坡斜率）设置为一个非常大的值（例如最大值），这样斜坡会瞬间超过电流采样，PCMC会立即动作，效果类似于最小占空比。观察此时驱动波形的斩波点是否出现。然后逐步减小DACSTEP到计算值附近。
4. 观测关键波形：
   • 电流采样波形：在EAP2/EAN2引脚上，应该能看到干净的、反映原边电流的三角波或梯形波。
   • 补偿斜坡：虽然无法直接测量内部DAC输出，但可以通过观察DPWM2A或DPWM3A的下降沿来间接判断。在负载变化时，下降沿应平滑移动。
   • 驱动波形：重点关注QT2(DPWM2A)和QB1(DPWM3A)的下降沿，它们应该是“被斩断”的，并且两个桥臂的占空比应该对称，以确保变压器磁通平衡。

5.3 常见问题与排查指南

下表总结了PCMC配置中常见的问题现象、可能原因及排查思路：

问题现象	可能原因	排查步骤
无PCMC动作，占空比固定	1.PCM_EN或ANALOG_PCM_EN未使能。 2.FE2未正确配置为PCMC模式 (EADC_MODE!=5)。 3.D2S_COMP_EN未使能。 4. 电流采样信号未到达芯片或幅值超限（饱和）。 5. 斜坡斜率DACSTEP设置过大，斜坡始终高于电流采样。	1. 检查APCMCTRL和DPWMCLIM寄存器。 2. 检查FE2的EADCCTRL寄存器。 3. 用示波器测量EAP2/EAN2引脚电压，确认信号存在且在AFE_GAIN设定的范围内。 4. 尝试将DACSTEP设为0，观察占空比是否变为最大（斜坡不起作用）。
系统振荡，尤其是轻载时	1. 补偿斜坡斜率DACSTEP太小，不足以抑制次谐波振荡。 2. 电压环PID参数过于激进。 3. 电流采样噪声大，或布局不佳引入干扰。	1.逐步增加DACSTEP值，这是解决次谐波振荡最有效的方法。 2. 降低电压环比例增益(Kp)，增加积分时间。 3. 检查电流采样RC滤波参数，优化布局，缩短采样回路。
两个桥臂占空比不对称	1.FE2的采样点不在两个桥臂电流的公共路径上（如变压器原边串联电阻）。 2.DPWM2和DPWM3的CBC逻辑或同步配置有误。 3. 两个桥臂的驱动或功率管参数不一致。	1. 确保电流采样电阻位于直流母线负端或变压器原边中心抽头，以采样总电流。 2. 检查DPWM2和DPWM3的CBC_ENABLE和ANALOG_PCM_EN配置是否一致。 3. 交换驱动信号测试，判断是控制器问题还是功率级问题。
重载时提前关断，输出达不到功率	1. 电流采样增益过大，或AFE_GAIN设置过小，导致采样值过早达到斜坡顶点。 2. 斜坡起点（电压环输出）被钳位在过低水平。 3. 逐周期电流限制(CBC)阈值设置过低。	1. 校准电流采样电路，确认在最大电流时，FE2的输入电压未饱和。 2. 检查电压环滤波器的输出钳位值(FILTERYNCLAMP)。 3. 检查是否有其他故障源（如模拟比较器）误触发CBC。
模式切换（CV/CC）时不稳定	1.PCM_FILTER_SEL切换瞬间，两个滤波器的输出值差异过大。 2. 恒流环(Filter1)的PID参数不合适。	1. 在固件中实现平滑切换逻辑，例如在切换前，让目标滤波器的积分器预充电到当前值。 2. 仔细调试恒流环的PID参数，确保其带宽和相位裕度合适。

最后一点个人体会：数字PCMC的成功，七分靠硬件，三分靠软件。硬件上，一个干净、准确的电流采样电路和良好的PCB布局是基石。软件上，对UCD3138064A这套复杂但精细的外设交互逻辑的理解至关重要。建议充分利用TI提供的PSFB EVM套件和参考代码作为起点，先让参考设计跑起来，观察所有关键节点的波形，然后再将其移植到自己的硬件上。每次修改一个参数，并观察其影响，是理解和掌握这套系统的最快路径。