1. 为什么测频不能只靠“数脉冲”——从电机抖动说起
去年帮一家做工业风机控制器的客户调试转速反馈系统，他们用的是STM32F407，原方案是定时器+外部中断计数测频。现场一上电，电机在低速段（80~150Hz）转速显示跳变剧烈，误差常达±12%，PID控制直接发散。工程师反复查硬件滤波、改中断优先级、加软件去抖，折腾两周没解决。最后我拆开示波器探头一看：输入信号根本不是理想方波——带明显过冲、上升沿拖尾、叠加高频毛刺，周期本身就在微秒级波动。这时候再“数脉冲”，本质是在拿不稳定的采样点去拟合一个本就不稳的周期，结果注定漂移。
这就是纯输入捕获测频的硬伤：它假设被测信号是干净、稳定、边沿陡峭的理想周期信号。而真实工业场景里，编码器A/B相输出受电机反电动势干扰、霍尔传感器受磁场畸变影响、甚至普通光电开关在粉尘环境下输出都带抖动和振铃。你数出来的“1个周期=1234个计数”，可能前10次是1232~1236，后10次突然跳到1245~1250——这不是算法问题，是物理信号本身在告诉你：“别信我的边沿”。
FFT测频则换了一种思路：不依赖单个边沿的绝对位置，而是看整个信号片段的频谱能量分布。哪怕某次采样里上升沿被噪声吃掉，只要整体波形还保留着基频成分，FFT就能从频域里把它揪出来。这就像听交响乐——你不需要精确数清小提琴每秒拉多少弓，只要听出主旋律的音高（基频），就能判断演奏速度。我们实测过同一组电机信号：输入捕获法在120Hz时标准差1.8Hz，FFT法压到0.3Hz；在信号信噪比跌到12dB（典型电机干扰水平）时，前者完全失效，后者仍能锁定基频。
所以“STM32输入捕获+FFT测频”不是简单把两个技术词拼在一起，而是构建一套时域粗筛+频域精定的双保险机制：输入捕获先快速框定频率大致范围（比如告诉FFT该在50~200Hz区间重点搜索），FFT再在这个窄带内做高分辨率分析。这种组合既规避了纯FFT对采样率的严苛要求（避免为测100Hz硬上1MHz采样），又克服了纯捕获对信号质量的脆弱依赖。后面所有设计，都围绕这个核心逻辑展开——不是教你怎么调库函数，而是让你明白每个参数背后，到底在和什么物理现象打交道。
2. 输入捕获的“隐形陷阱”：为什么TIM2_CH1总比TIM3_CH2准？
STM32的输入捕获看似简单：配置定时器通道为捕获模式，开中断，读CCR寄存器。但实际调试中，不同定时器通道表现差异极大。我们曾用同一信号源同时接入TIM2_CH1和TIM3_CH2，结果TIM2测得频率100.02Hz，TIM3显示99.87Hz，偏差0.15Hz。对于50Hz工频测量，这已是0.3%误差——远超工业仪表0.1%精度要求。问题根源不在代码，而在芯片内部架构。
先看关键事实：STM32F4系列中，TIM2/TIM5属于APB1总线（最高36MHz），TIM1/TIM8属于APB2总线（最高180MHz）。但更隐蔽的是预分频器与捕获锁存的时序耦合。当信号边沿触发捕获时，硬件需将当前计数器值（CNT）锁存到捕获寄存器（CCR）。这个锁存动作并非原子操作——它需要若干个APB时钟周期完成。若CNT值在锁存过程中恰好发生溢出（比如从0xFFFF跳到0x0000），而锁存逻辑又没处理好跨周期同步，就会产生±1计数的随机误差。
TIM2之所以更准，是因为其预分频器（PSC）通常设为0（不分频），CNT以APB1时钟（如36MHz）直接计数，单个计数周期27.8ns。而TIM3若设PSC=35，CNT以1MHz计数，单周期1us——此时锁存过程中的时序裕量更大，但溢出概率反而升高。我们实测发现：当被测信号频率接近定时器计数频率的1/4时（如36MHz计数下测9MHz信号），TIM2的溢出误差出现频率激增。解决方案不是换定时器，而是强制让CNT工作在“安全区”：
- 计算公式：
安全上限频率 = APBx_CLK / (4 × (PSC + 1)) - 对TIM2（APB1=36MHz, PSC=0）：安全上限9MHz → 完全覆盖电机测频需求
- 对TIM3（APB1=36MHz, PSC=35）：安全上限250kHz → 仍够用，但需验证
提示：不要盲目追求高计数精度而降低PSC。PSC=0时CNT更新最快，但溢出风险也最高；PSC=35时CNT更新慢，但每次捕获值更稳定。我们最终选择PSC=9（CNT频率4MHz），在100Hz~5kHz范围内误差稳定在±0.05Hz。
另一个致命陷阱是GPIO复用映射冲突。STM32F407的TIM2_CH1可映射到PA0或PA15，但PA15同时是JTAG的SWO调试口。若未禁用SWO，PA15引脚会持续输出调试数据，导致输入捕获信号被强拉低。这个问题在Keil调试时极难发现——因为SWO只在调试器连接时激活，一旦断开调试器，系统反而正常。我们的解决流程是：
- 检查RCC->APB2ENR中AFIOEN是否使能（必须开启复用功能）
- 查阅《STM32F4xx参考手册》第9章，确认所选引脚无其他外设抢占
- 在初始化GPIO前，先执行
__HAL_AFIO_REMAP_SWJ_DISABLE()关闭JTAG/SWO
这些细节不会出现在任何HAL库例程里，却是量产项目成败的关键。记住：单片机测频的精度瓶颈，往往不在算法，而在你忽略的硬件时序和引脚复用规则。
3. FFT不是“调个库就完事”：STM32上频谱泄漏的物理根源与补救
很多工程师看到“STM32 FFT测频”第一反应是：去ARM官网下CMSIS-DSP库，调arm_cfft_f32()，再arm_cmplx_mag_f32()取模长，找峰值——然后发现结果跳变严重，尤其在非整数倍频点（比如测100.5Hz信号时峰值总在100Hz和101Hz之间晃）。这不是库函数有问题，而是忽略了FFT最根本的物理约束：频谱泄漏（Spectral Leakage）。
FFT本质上是对有限长信号做周期延拓。假设你采集1024点，采样率10kHz，那么实际分析的是102.4ms长的信号片段。如果被测信号频率恰好是10kHz/1024≈9.765625Hz的整数倍（如97.65625Hz），延拓后波形连续无突变，频谱能量集中在一个bin里；但如果信号是100Hz，延拓后会在片段首尾产生阶跃跳变——这个跳变被FFT视为高频分量，能量就“泄漏”到相邻频点，导致主峰展宽、幅度下降、位置偏移。
在STM32上，这个问题被进一步放大：
- 内存限制：1024点FFT需4KB RAM存复数数组，F407虽有192KB SRAM，但实时系统常需留足中断栈和任务堆栈
- 采样率矛盾：要分辨1Hz频率差，需1秒采集（10kHz采样率下10000点），但STM32 ADC连续采样10000点会阻塞CPU
- 窗函数代价：加汉宁窗可抑制泄漏，但会使频率分辨率下降50%，且需额外乘法运算
我们的实测对比（100Hz正弦波，SNR=20dB）：
| 方案 | 主峰位置误差 | 幅度误差 | 计算耗时(F407@168MHz) |
|---|---|---|---|
| 直接FFT(矩形窗) | ±0.8Hz | -3.2dB | 1.2ms |
| 汉宁窗FFT | ±0.3Hz | -1.1dB | 2.8ms |
| 插值校正+矩形窗 | ±0.05Hz | -0.4dB | 1.5ms |
关键突破在于抛开“必须用标准窗函数”的思维定式。我们采用“三点插值频谱校正法”：
- 找到频谱最大值点k0及其左右邻点k0-1、k0+1
- 计算校正因子：
δ = (Y[k0+1] - Y[k0-1]) / (2*Y[k0] - Y[k0-1] - Y[k0+1]) - 真实频率 =
(k0 + δ) × Fs / N
这个方法不增加内存占用（只需3个浮点数），计算量仅比基础FFT多5次乘加，却将频率误差压缩到0.05Hz以内。更重要的是，它揭示了一个实用原则：在资源受限嵌入式系统中，算法优化应优先于盲目增加计算量。与其用1024点汉宁窗FFT，不如用512点+插值，既省RAM又提精度。
注意：插值法对噪声敏感。当SNR<15dB时，需先做中值滤波——但不是对时域信号滤波（会失真），而是对频谱幅值序列做3点滑动中值。我们实测发现，对Y[k]序列滤波后，插值稳定性提升3倍。
4. 时域与频域的握手协议：如何让输入捕获为FFT提供精准“锚点”
单纯把输入捕获和FFT并列使用，效果往往不如预期。我们曾尝试：TIM2捕获测得当前频率约120Hz，就让ADC以1.2kHz采样（10倍频），做512点FFT。结果发现，当电机负载突变导致频率从120Hz瞬时跳到125Hz时，FFT仍在分析1.2kHz采样下的旧频段，峰值检测失败。问题在于：输入捕获和FFT之间缺乏动态协同机制。
真正的协同不是“捕获给FFT喂参数”，而是建立一套自适应采样率调节协议。核心思想是：输入捕获不直接输出频率值，而是输出一个频率变化趋势标识符，驱动FFT模块切换工作模式：
| 捕获状态 | 含义 | FFT响应动作 | 典型场景 |
|---|---|---|---|
STABLE | 连续10次捕获值标准差<0.1Hz | 保持当前采样率，启用高分辨率FFT（1024点） | 稳态运行 |
SLOW_DRIFT | 标准差0.1~1Hz，且单调变化 | 采样率按比例提升（如+20%），FFT点数减半（512点） | 负载渐增 |
FAST_TRANSIENT | 单次跳变>2Hz | 切换至突发采样模式：ADC以最高采样率（如2MHz）抓取256点，FFT降为256点快速分析 | 启动/制动 |
实现这个协议的关键，在于重定义输入捕获的用途。传统做法是每个边沿都进中断读CCR，但我们改为：
- 配置TIM2为“门控模式”：仅当输入信号有效时（通过GPIO外部中断确认）才启动计数
- 每100ms触发一次捕获更新（非边沿触发），读取当前CNT值计算平均周期
- 同时监控CNT溢出次数：若100ms内溢出≥3次，判定为高频段，自动切到TIM1（APB2总线）
这样做的好处是：CPU不再被高频中断淹没（TIM2_CH1在10kHz信号下每100μs进一次中断），同时获得平滑的频率趋势。我们用环形缓冲区存储最近20次捕获周期值，用滑动窗口标准差实时判断状态。代码结构如下：
// 环形缓冲区管理 #define CAPTURE_BUF_SIZE 20 uint32_t capture_buf[CAPTURE_BUF_SIZE]; uint8_t buf_head = 0; void TIM2_IRQHandler(void) { if (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_CC1) != RESET) { __HAL_TIM_CLEAR_FLAG(&htim2, TIM_FLAG_CC1); uint32_t ccr_val = HAL_TIM_ReadCapturedValue(&htim2, TIM_CHANNEL_1); capture_buf[buf_head] = ccr_val; buf_head = (buf_head + 1) % CAPTURE_BUF_SIZE; // 每10次捕获触发状态评估 if (++capture_cnt >= 10) { evaluate_frequency_state(); capture_cnt = 0; } } }评估函数evaluate_frequency_state()会计算缓冲区标准差，并结合历史趋势（如连续5次递增）输出状态码。FFT模块据此调整ADC采样率和FFT点数。这套机制让系统在电机启动瞬间（频率0→150Hz/500ms）仍能准确锁定基频，而传统固定采样率方案在此阶段必然失效。
5. 工程落地的“最后一公里”：抗干扰布线、电源滤波与实测标定
再完美的算法，若硬件层没做好，照样在产线上跪。我们交付的第三个项目，客户反馈“实验室测准，装机后误差大”。拆机发现：ADC参考电压VREF+直接连到3.3V电源，而电机驱动板的地线与MCU地共用一根2oz铜箔——电机启停时VREF+纹波高达80mV，相当于ADC量化误差扩大25%。这才是真正的“最后一公里”问题。
5.1 信号链抗干扰四原则
- 分离模拟/数字地：在PCB上严格分割AGND/DGND，仅在单点（通常是ADC电源入口处）用0Ω电阻或磁珠连接。我们曾因两地线在PCB背面用覆铜短接，导致50Hz工频干扰直接窜入ADC通道。
- 输入信号前置RC滤波：在信号进入MCU前加π型滤波（100Ω+100nF+100Ω）。注意电容必须用C0G/NPO材质，X7R在高频下容值衰减严重。实测此滤波可将1MHz以上噪声衰减40dB，且不劣化10kHz以内信号边沿。
- ADC参考电压独立供电：弃用VDDA，改用TL431基准源（2.5V）+OPA2333运放跟随。TL431的温漂仅20ppm/℃，远优于STM32内置VREF（100ppm/℃）。
- 采样时序避让：STM32F4的ADC支持注入转换，可在TIMx更新事件（Update Event）触发采样。我们将ADC采样时刻设为TIM2计数器溢出后的第3个时钟周期——此时电机PWM关断，电流纹波最小。
5.2 实测标定不可省略
算法再优，不标定就是纸上谈兵。我们坚持三步标定法：
- 零点标定：输入0Hz信号（悬空或接地），记录FFT频谱底噪均值，作为动态阈值基准
- 线性度标定：用信号发生器输出50/100/150/200Hz正弦波，记录FFT测得值，拟合直线y=kx+b，k即为系统增益
- 温度漂移补偿：在恒温箱中从-10℃升至70℃，每10℃测一次100Hz信号，记录偏差曲线。F407的ADC温漂约0.5LSB/℃，需在固件中加入温度传感器（如NTC）实时补偿
最后分享一个血泪教训：某次为客户做电磁兼容测试，设备在30MHz频段辐射超标。排查发现是FFT计算时DMA搬运数据引发的高频谐波。解决方案是：在arm_cfft_f32()前后插入__DSB()指令，确保数据搬运完成后再启动计算；同时将FFT任务优先级设为高于ADC DMA中断，避免DMA抢占导致时序紊乱。
这些细节不会写在数据手册里，却是让产品从“能跑通”到“可量产”的分水岭。测频不是炫技，而是让每个数字都经得起产线拷问。
