做电机驱动或者电源项目，最怕的不是电路不工作，而是电路“似乎在工作”，但波形怎么看都不对。上管发热、占空比漂移、MOS管振铃、甚至上电瞬间炸管，这些问题的根源，往往就藏在半桥驱动电路里。这篇博文，我把自己调试半桥驱动电路的经验整理成一套固定的方法论，从PWM信号源到功率级波形，按顺序排查，一步步把不稳定的PWM调成干净利落的开关波形。如果你正在被驱动波形折磨，或者准备开始调自己的第一块半桥板子，这篇文章能帮你省下不少弯路。
1. 调试前的全局思路与准备事项
1.1 先把半桥电路的“骨架”摸清
动手调板子之前，先把半桥驱动的拓扑结构和每个节点的职责搞清楚。半桥驱动电路的核心是上下两个MOS管串联，高端管（HS）连接母线电压，低端管（LS）连接功率地，两个管子的中点就是开关节点SW。驱动芯片的任务就是把控制器输出的PWM信号转换成能够驱动MOS管栅极的强信号，同时保证上下管不会同时导通。
在这条链路里，有几个关键节点是你调试时必须盯住的：
- PWM输入引脚：控制器（MCU/DSP）输出的原始PWM信号，通常3.3V或5V逻辑电平。
- 驱动芯片逻辑输入端：经过电平转换、死区保护之后到达芯片输入脚的电平。
- 高边栅极驱动输出（HO）与低边栅极驱动输出（LO）：驱动芯片的输出引脚，直接连接到MOS管栅极。
- 高边浮地参考点（VS）：这是高边驱动工作时的浮地参考，它跟随SW节点一起摆动，调试高边波形时探头的地必须接在这个点，不能接功率地。
- 自举电容两端（VB与VS）：用于给高边驱动电路供电，如果这个电容没充上电，高边输出一定不正常。
很多初学者调试时一上来就盯着SW节点看，看到波形不对就怀疑MOS管坏，这是典型的错误思路。我的建议是，按信号流向一级一级查：先看输入PWM是否干净，再看驱动芯片输出是否正常，最后才看MOS管栅极和漏源波形。每一级都有自己的“标志性波形”，如果前一级就有问题，后面怎么调都是白费功夫。
1.2 示波器与探头的检查清单
工欲善其事，必先利其器。示波器是调试半桥电路最重要的工具，但它也是坑最多的地方。
第一，示波器带宽。测量Vgs开关波形，100MHz带宽是下限，200MHz更合适。带宽不够的表现是波形上升沿变缓、细节丢失，你看到的“完美波形”可能只是示波器带宽限制之后的假象。如果用低带宽示波器调试，建议把探头放在1x档位（带宽通常只有几MHz），这个不建议用来测高频开关波形。
第二，探头补偿必须校准。示波器探头内部都有一个可调电容，用来匹配不同示波器输入端的等效电容。如果补偿没调好，方波会显示成有过冲或者圆角的波形，你会把探头的问题误判成电路的问题。操作很简单：把探头夹在示波器自带的1kHz方波校准信号上，用小螺丝刀调节探头上的微调电容，直到波形上下边沿都平整，没有圆角或者尖角。
第三，测量高边Vgs（即HO引脚相对于VS引脚的电压）是关键难点。由于高边MOS管的源极是浮动的（跟随SW节点在0V和母线电压之间跳变），普通单端探头直接跨接HO和VS是非常危险的操作——共模电压可能会超出探头允许范围，轻则测出完全不真实的波形，重则损坏探头甚至示波器。我的建议是使用隔离差分探头，或者用带有高压差分功能的示波器通道。如果没有差分探头，退而求其次的方法是用两个探头分别测HO和VS，然后利用示波器的数学通道做A-B减法，但这样做精度有限，而且要求两个探头延迟校准一致，只是应急方案。
提示：数字示波器的“接地”是通过电源地线连到真正的大地的。测量功率电路时，如果示波器探头地线夹到了高压浮动节点上，会造成电源短路甚至炸板。测量前一定要确认探头地线夹的电位，这是高压调试的底线规矩。
2. 五个关键步骤，从信号源头查到功率回路
2.1 第一步：锁定PWM信号源，确保“指令”本身没问题
不要急着把探头往驱动板上戳。先确认控制器发出的PWM信号本身是稳定、干净的。很多“驱动波形异常”的问题，追根溯源其实是MCU的定时器配置或者软件逻辑出了问题，驱动电路完全是替软件背锅。
具体操作是，把示波器探头直接接到MCU的PWM输出引脚上，测量三样东西：
- 幅值是否达标（比如3.3V逻辑，高电平要接近3.3V，如果跌落明显，要查驱动能力）。
- 频率是否与设定值一致（用示波器的频率测量功能，或者打开测量菜单看周期）。
- 占空比是否稳定（持续观察几十秒，看读数的跳动范围）。
理论上占空比应该是一个稳定读数，比如设定50%，测量值就应该稳定在49.8%~50.2%以内。如果读数在几十秒内来回跳，说明PWM信号源本身就不稳定。
这里有一个很容易踩的坑：STM32或者其它MCU的定时器在做PWM输出时，主频分频系数算错，会导致实际PWM频率和预期相差很大。比如你计划输出20kHz，实际上只输出了16kHz，听上去区别不大，但在驱动变压器或者电机时，表现就完全不同了，甚至会让负载发出刺耳的噪声。所以拿到MCU板子，第一步就是量波形的实际频率，不要只看配置代码里写的数字。
另一个需要注意的问题是PWM引脚与驱动芯片之间是否加了隔离。如果用的是光耦或者数字隔离器（比如ADI的ADuM系列），要分别量隔离前后的波形。隔离器是有传输延迟的（一般几十到几百纳秒），而且有些光耦的上升时间明显慢于下降时间，导致输出占空比和输入不一致——这在死区时间非常短的应用里是致命的。
实操心得：我调试时习惯先在MCU的PWM输出引脚上斜跨一根飞线，直接短路到备用引脚上，用示波器同时测两路PWM（高端和低端）的相对关系。这样做的目的是在还没有接驱动板时就能先确认“上下管信号是否互补、死区是否留好”。别小看这个步骤，它能帮你把软件问题和硬件问题干净地切分开来。
2.2 第二步：检查驱动芯片，逻辑端和功率端分开看
确认PWM信号源没问题之后，把板子接上驱动芯片，开始测驱动芯片的输入和输出。
先测芯片输入引脚的波形，和第一步测到的原始PWM对比，确认芯片输入端确实收到了正确的信号。然后量芯片的供电电压——常见的半桥驱动芯片如IR2104、EG2104、UCC27211，逻辑供电端电压必须稳在规格书标称值（通常10V~20V）。供电纹波大的话，可以在供电引脚旁边加一个0.1uF陶瓷电容去耦，这个电容安装位置要尽量靠近芯片引脚。
再看输出端。低边输出LO是最容易测的，因为它以功率地为参考，拿普通探头直接量就行。正常情况下LO的波形形状应该和输入PWM一致，但幅值会被抬升到驱动电压（比如12V），并且带有足够的驱动能力。高边输出HO比较棘手，它的参考点是VS，所以要用差分探头或者前文提到的A-B法测量。
这里有一个非常常见的故障现象：低边波形正常，高边幅值偏小或者完全没有输出。遇到这种问题，优先怀疑自举电容没充上电。
自举电容的工作原理可以这样理解：当低边MOS管开通时，VS被拉到地电位，这时芯片内部的充电二极管会把VCC电压灌进自举电容，把VB-VS之间的电压充到接近VCC。当我们要开通高边管时，自举电容就作为高边驱动电路的“浮动电源”，向高边栅极提供能量。如果自举电容容量太小、漏电，或者充电二极管损坏，高边输出就会偏低甚至完全无法开通。
自举电容的容量计算有一个经验公式：Cbs 至少取 Qg_total × 20，其中Qg_total是高边MOS管栅极总电荷（可以从MOS管规格书的曲线查出来）。举例说，IRF540N的Qg大约是71nC，那么Cbs至少需要1.4uF，实际使用中一般取4.7uF~10uF的陶瓷电容，并联一个0.1uF高频去耦电容。如果电容选得太小，每次开关消耗的电荷会让VB-VS电压跌落明显，高边输出就会“越来越没劲”，直接表现为重载时上管电压跌落、效率降低、发热增加。
注意：自举电容必须使用低ESR的陶瓷电容（X7R介质），不要用电解电容。电解电容的ESR大、频率特性差，在几百kHz的开关频率下根本无法有效供电。
驱动芯片另外一个容易忽略的点是UVLO（欠压锁定）。大多数驱动芯片在VCC电压低于某个阈值时会禁止输出，防止MOS管在欠压状态下异常导通。如果你的VCC电压刚好在阈值附近波动，会出现间歇性输出或者输出幅值忽高忽低的情况。这种问题用万用表很难发现，需要用示波器观察VCC的纹波，确保在任何瞬时电压下都高于UVLO阈值。
2.3 第三步：盯住MOS管开关波形，看米勒平台和过冲
驱动芯片输出正常之后，接下来把示波器探头真正放到MOS管上。这时候要测两个关键波形：栅源电压Vgs和漏源电压Vds。
先说Vgs。Vgs的上升过程不是一条笔直的线，而是会经历一个典型的“米勒平台”区域。这个平台的出现是因为MOS管开通时，在栅极电压达到米勒平台电压（大约3V~5V，具体看器件型号）时，漏极电流开始增大，而漏源电压Vds开始下降，栅极电荷被米勒电容“吃”掉了，所以栅极电压暂时停止上升。平台持续的时间反映了MOS管开关过程的长短。
米勒平台太宽，说明开关过程太长、开关损耗大；平台太窄甚至看不到，说明开关速度非常快，这时要小心副边电压冲击和EMI问题。如果你的Vgs波形没有明显的台阶，而是快速过冲然后回落到最终值，说明栅极驱动阻抗太小，电流冲击过大，需要串入更大的栅极电阻来减慢开关速度。
再说Vds。测量Vds时探头的接法有讲究：探头尖端接MOS管的漏极，探头地线必须接同一个MOS管的源极（如果是低边管就接功率地）。注意地线要尽量短，不要用那个十几厘米长的鳄鱼夹线，那会形成一个很大的天线环，把原本不存在的振铃信号耦合进来。我的习惯是用一种叫“探头弹簧地线”的配件，拧在探头地环上，既短又方便。
Vds波形的关键是关断过冲。MOS管关断瞬间，由于回路中的寄生电感（特别是PCB走线电感和MOS管封装内部的邦定线电感）储存了磁场能量，会在Vds上叠加一个尖峰电压。这个尖峰如果超过了MOS管的漏源击穿电压，轻则引起雪崩击穿（降低MOS管寿命），重则当场击穿损坏。测量Vds时要重点看关断瞬间的尖峰幅值，它与母线电压的比值是判断PCB布局质量和吸收电路设计的关键指标。
如果尖峰过大，有几个解决方向：在MOS管漏源之间加RC吸收电路（snubber）来吸收尖峰能量；增大栅极电阻减慢关断速度（代价是关断损耗增加）；优化PCB布局减小回路寄生电感（这是根治方案）。后面第五步会详细讲布局问题。
实操心得：测量Vds过冲时，示波器的“峰值检测”模式很有用。普通采样模式下，过冲尖峰通常只有几纳秒宽，采样点可能正好错过它，导致你看到的尖峰幅值偏小。开启峰值检测之后，示波器能把信号真正的最高点和最低点都标记出来，测过冲更准确。
2.4 第四步：死区时间调整，在直通与损耗之间找平衡
半桥电路最危险的情况是什么？上下两个管子在切换瞬间同时导通，相当于把母线电源直接短路，电流会在极短的时间内冲到数百安培，直接炸管。为了防止这种情况发生，必须在上下管切换时插入一段“死区时间”——也就是两个管都关断的时间。
死区时间太小，管子还没完全关断，另一个管子就已经开始开通了，造成直通短路；死区时间太大，每次切换都要多经历一段时间“两个管都关断”的状态，这段时间内负载电流必须通过MOS管的体二极管来续流，而体二极管的导通压降高、反向恢复时间长，会导致额外损耗和发热。
死区时间的调整原则是：在确保无直通的前提下，尽量缩短。确定最小死区需要知道MOS管关断的延迟时间和下降时间。举个实际计算的例子：假设你用的MOS管规格书标称关断延迟时间td(off)为35ns，下降时间tf为15ns，那么从驱动关断到管子完全关断需要约50ns。为了稳妥起见，死区时间要留出至少两倍的裕量，也就是100ns起步。如果驱动芯片本身也有传输延迟（先查规格书的传播延迟参数），还要把这个时间加进去。
实际调试时，死区时间的测量方法是用两个探头分别测高低边MOS管的Vgs，用示波器的光标或者测量工具读出“一个管子的Vgs开始下降到另一个管子的Vgs开始上升”之间的时间间隔。也可以开启示波器的余辉模式（persistence），持续观察几千个开关周期，看死区时间是否有抖动。
另外一个间接的检测方法是用电流探头卡在母线上，观察切换瞬间是否有异常的电流尖峰。如果有尖锐的窄脉冲电流，说明死区不够、正在发生微小的直通。注意，用普通万用表是测不到这种瞬态电流的，必须用带宽足够高的电流探头（至少50MHz以上）或者用示波器配上罗氏线圈。
关于死区时间的调整接口，有些驱动芯片提供DT引脚外接电阻来设定死区（比如UCC27211的DT引脚），有些则依赖控制器在PWM生成时插入死区。如果是后者，你需要在软件里修改定时器的死区配置寄存器。调整顺序建议是：先在软件/硬件上设置一个偏大的死区（比如500ns），确认电路安全运行，然后逐步减小，每减一步观察母线电流和波形，直到发现直通尖峰出现，再回退一档设为安全值。
提示：死区过大不会立刻导致故障，只会让效率下降、管子变热，所以容易被忽略。但长期在过大死区下运行，体二极管反复承受续流，温升会加速器件老化。调试完成后一定要测一下满载和半载下的温升。
2.5 第五步：PCB布局与地回路修正，根治波形劣化
说实话，前面四步如果是排查“有没有问题”，那这一步就是解决“为什么波形不够好”。很多情况下，波形在驱动芯片输出端看是完美方波，到了MOS管栅极就变圆了，到了Vds就出现剧烈振铃——问题出在PCB布局，不在器件本身。
半桥电路里有两个高频环路，是布局时要重点照顾的对象：
第一个是栅极驱动回路：驱动芯片输出引脚到MOS管栅极，再回到MOS管源极，最后回到驱动芯片的参考地（对于低边是GND引脚，对于高边是VS引脚）。这个回路的面积越小，栅极波形越干净，因为寄生电感小、不容易被相邻走线耦合干扰。栅极驱动电阻应该靠近MOS管的栅极引脚放置，这样能最大限度抑制栅极回路的高频振荡。
第二个是功率开关回路：母线电容到高边MOS管漏极、经过高边管到SW节点、再经过低边管到功率地、最后回到母线电容负极。这个回路面积大，寄生电感就大，关断时打在MOS管上的电压尖峰就高。好的布局是让这个回路尽量紧凑，最好形成一个小面积的包围圈。
栅极走线还有一个容易被忽略的细节：栅极驱动线不要和SW节点（开关节点）平行走长距离。SW节点是一个高频大幅摆动的节点，会对相邻走线产生严重的电容耦合，如果栅极线恰好与它平行，SW的开关噪声会直接串进栅极信号里，导致MOS管开关时机不稳定。
还有一个非常实用的技巧：在栅极驱动输出走线上串联一个小电阻（比如10Ω），并且确保这个电阻尽可能地靠近MOS管栅极。这个电阻能抑制栅极回路的LC振荡，防止Vgs波形出现高频振铃。如果振铃依然存在，可以试试在栅极和源极之间加一个10nF的小电容，进一步压低栅极电压的高频分量，但代价是开关速度变慢、损耗增加，所以这两个参数需要权衡着调。
地回路的处理也很有讲究。半桥电路的功率地（承载大电流的电流回路）和信号地（控制器、驱动芯片逻辑部分的参考地）应该单点连接，避免功率地电流在信号地铜皮上产生压降，干扰控制信号。如果板子上是完整的一个地平面，要确保功率回路电流不经过信号区域的敏感走线。最简单的检查方法是用电流路径模拟的思想，从母线电容正极出发，沿着电流路径走一遍，看这条路径是否穿过信号地区域。
3. 实操记录：从乱波形到合格波形的完整过程
3.1 示波器设置与探头连接细节
真正动手调一块板子的过程，其实有点像做排查实验。我把一次实际调试记录完整复现一下，你可以照着这个流程操作。
测试对象是一块基于IR2104芯片的半桥驱动板，高端用IRF540N，低端用IRF540N，负载是1mH的电感模拟感性负载。上电后母线电压24V，PWM信号由STM32定时器产生，预期频率20kHz，初始占空比设定30%。
上电前的准备：示波器设成2通道模式，CH1接低边MOS管的Vgs（探头尖端接栅极，弹簧地线接源极），CH2接低边MOS管的Vds（尖端接漏极，弹簧地线接源极）。触发源选CH1，触发电平设成3V，时基20us/格，采样率尽量拉高。Vgs测量开启20MHz带宽限制（滤除高频噪声干扰），Vds测量关闭带宽限制（保留完整的过冲尖峰信息）。
上电后的第一步操作是观察静态情况：不发送PWM波，只给驱动芯片供电，确认VCC电压正常、没有异常发热、母线电压稳定。然后发送一个固定占空比的PWM信号，开始观察波形。
3.2 逐级排查步骤与波形验收标准
第一眼看波形，Vgs上升沿有比较严重的振铃，过冲超过了稳定高电平幅值的30%，并且持续了大约100ns才平息。Vds关断尖峰也比较大，达到了母线电压的50%左右。占空比读数在29.2%~30.8%之间大幅波动。
按照前文的方法论开始逐级排查：
先检查MCU引脚的原始PWM信号，读数稳定在30.0%，形状干净利落，说明问题出在驱动板一侧。
再检查IR2104的输入引脚，波形和MCU原始PWM完全一致，说明信号传输路径没问题。量芯片的VCC供电，纹波大约200mV，虽然偏大但不是致命问题，临时在VCC引脚旁边补焊了一个0.1uF陶瓷电容，纹波降到50mV以内。
然后测LO输出波形，发现上升沿有一个约20%幅度的振铃，但频率较高，判断是栅极回路寄生电感与MOS管输入电容谐振所致。解决方法是把一个10Ω的栅极电阻往靠近MOS管栅极的方向移动，缩小驱动回路的面积。改造后Vgs上升沿振铃明显减小，过冲降到10%以内。
死区时间方面，用双通道同时观测高低边Vgs，发现死区约200ns，在安全范围内，但考虑到IRF540N的关断时间约50ns，这个死区还可以再压缩。尝试把死区调到120ns后，用电流探头观察母线，没有出现直通尖峰，效率也略有提升。
Vds关断尖峰的问题，主要依靠优化母线电容与MOS管之间的回路来解决。把母线电容的位置移近MOS管，同时用一根粗短线直接连接母线电容负极和低边MOS管源极，把功率回路的包裹面积尽量缩小。改造之后，Vds尖峰从50%下降到了28%，在可接受的范围内。
示波器上最终看到的波形是：Vgs上升沿干净利落，没有明显振铃，幅值稳定在12V；Vds关断尖峰平滑，过冲在28%以内；死区时间稳定在120ns；占空比读数稳定在29.9%~30.1%之间。
关于波形合格与否，我给自己定了一个简单的验收标准：
- Vgs过冲幅度不超过高电平幅度的15%，振铃不超过2个周期。
- Vds关断尖峰不超过额定电压的80%（留出20%的电压裕量）。
- 死区时间波动不超过±20ns。
- 占空比测量值稳定，误差小于0.5%。
- 满载运行15分钟后，MOS管外壳温度与散热器温度差不超过20℃。
4. 常见问题快速定位与现场避坑
4.1 典型波形异常对照表
调试过程中遇到的问题五花八门，但总结下来，典型现象和原因基本可以归类成几个方向。我把高频遇到的情况整理成一个速查表，碰到问题可以直接对照着查。
| 现象 | 可能原因 | 排查手段 |
|---|---|---|
| 高边Vgs幅值偏低 | 自举电容容量不足/漏电 | 量VB-VS电压，观察是否在开关过程中跌落 |
| 低边Vgs上升沿有明显台阶 | 源极地线过长，形成地弹 | 缩短地线，使用弹簧地线探头 |
| Vds关断尖峰过大 | 功率回路寄生电感大 | 优化布局，增加RC吸收电路 |
| Vgs高频振铃 | 栅极回路电感与输入电容谐振 | 增大栅极电阻、缩短栅极回路走线 |
| 重载时占空比漂移 | 供电电压跌落或芯片过热保护 | 检查VCC纹波与芯片温升 |
| 上下管同时导通炸管 | 死区过小或无死区 | 检查PWM互补信号与死区配置 |
| SW节点波形下降沿过缓 | 低边管关断慢 | 检查低边栅极驱动电阻与Vgs幅值 |
| 母线电流有窄尖峰 | 死区不足发生部分直通 | 电流探头检测，增大死区 |
| 驱动芯片发热严重 | 开关频率过高或驱动能力不足 | 降低频率，更换驱动能力更大的芯片 |
4.2 几个容易忽略的细节
有些问题在标准文档里很难找到答案，只有在现场调试中才会暴露。这里分享几个我自己的独家经验。
第一，不要忽略探头本身的带宽限制。示波器的标称带宽是指探头配合示波器系统的整体带宽，但如果把探头衰减比设成10倍，探头自身会有大约十几pF的输入电容，这个电容在高频开关节点上会造成明显的波形失真。测量高频波形时，要意识到“你看到的波形是探头影响之后的波形”，判断振铃到底来自电路还是探头，可以更换不同探头对比测量。
第二，测量过程中触发模式的设置会影响你对波形的判断。很多人习惯用自动触发模式，如果信号本身有间歇性异常，自动触发模式下屏幕会不断刷新，很难捕捉到偶发的异常波形。改成单次触发或者正常触发模式，把触发电平设到目标波形上，才能稳定观察异常事件。
第三，把示波器测量结果和仿真结果做对照之前，先确认仿真模型里包含了寄生参数。很多人在仿真软件里看到的完美波形，现实中永远不可能出现，因为仿真模型里没有封装电感和PCB走线电感。如果要用仿真辅助调试，一定要给模型加上这些寄生参数，否则仿真结果只能作为理想参考，不能作为验收依据。
第四，驱动芯片散热问题。半桥驱动芯片在较高开关频率下（比如100kHz以上）驱动大栅极电荷的MOS管时，芯片内部电荷泵和输出级的损耗会增加，芯片可能会过热保护，导致输出间歇性丢失。调试时如果发现驱动芯片烫得厉害，不要只怀疑驱动能力，也要检查开关频率是否选得太高，以及MOS管的Qg是否超出芯片的设计驱动能力。
第五，母线电容的位置对波形影响极大。母线电容放置位置不当导致回路电感增大，是Vds过冲严重的常见原因。如果PCB布局已经固定没办法改，一个补救办法是在母线电容旁边并联一个高频特性更好的小容量薄膜电容（比如100nF/100V），紧凑地靠近MOS管放置，能吸收一部分高频开关尖峰。
实操心得：我在调试半桥板子时，始终会坚持一个习惯——每一次改动只动一个变量。要么只换电阻，要么只改布局，要么只调死区。同时动两三个参数，一旦波形变好了，你根本不知道是哪个改动起了作用；一旦波形更差了，你也不知道该回退哪一个。调试是一个做控制变量的实验过程，不是碰运气。
半桥驱动的调试，本质上是一个“顺着信号链逐级验证”的过程。PWM信号源、驱动芯片、MOS管开关波形、死区时间、PCB布局，环环相扣。很多时候，看起来是驱动芯片的问题，查到最后其实是栅极回路布局的问题；看起来是死区配置的问题，查到最后其实是占空比漂移导致的有效死区被压缩。调得多之后，你会发现真正难的不是“测波形”，而是建立“波形异常到物理原因”的映射关系。多记录、多对比、多动手改，波形自然会越来越接近你心中的“完美”。
最后分享一个秘密：好的波形不是调出来的，是设计出来的。布局合理、参数选对的板子，本身就不需要太多后期调试。调试能做的，是在设计有缺陷时通过参数调整去弥补，但永远弥补不了布局硬伤带来的高频谐振问题。所以每次画板之前，多花半小时规划功率回路和栅极驱动回路，比你焊完板子再花两天调波形划算得多。
