1. 铺铜这件事，远不止“画个铜皮”那么简单
刚入行那会儿，我以为铺铜就是沿着板框画一圈，然后点一下“确定”就完事了。直到有一次做一块开关电源板，铺完铜跑热仿真，发现MOSFET下方的温升比预期高了将近20℃，排查了两天才意识到——铜皮是铺了，但被一堆过孔和走线切得七零八落，有效散热面积连设计值的一半都不到。从那以后我才真正理解，铺铜在PCB设计里从来不是一个“收尾动作”，它直接关系到散热、阻抗控制、EMC表现和电源完整性。
这篇文章面向的是已经能跑通Allegro基本流程、但在铺铜环节总觉得“差口气”的PCB设计者。我会把动态铜与静态铜的取舍逻辑、铜皮优先级的设置思路、禁止铺铜区的处理方式、以及散热过孔阵列的实操细节全部拆开讲清楚。你不需要有很深的仿真背景，只要会用Allegro画板子，就能跟着操作。涉及到的参数和步骤，我会把“为什么这么设”一并说透，而不是只丢一个数值让你照抄。
2. 动态铜与静态铜：先搞清楚你需要的到底是什么
2.1 两种铜皮的本质区别
Allegro里的铺铜分两大类：动态铜（Dynamic Copper）和静态铜（Static Copper）。很多人用了好几年Allegro，对这两个概念的理解还停留在“动态铜会自动避让，静态铜不会”——这个说法不算错，但太表面了。
动态铜的本质是一个带避让规则的参数化填充区域。你画一个Shape，Allegro会根据当前的设计规则（线宽、间距、过孔避让等）实时计算填充轮廓。走线挪了、过孔加了，铜皮会自动重新计算避让。它的优势在于“活的”，修改设计时不需要手动重新铺。代价是每次编辑都可能触发重算，板子大了之后操作会有明显卡顿。
静态铜则是一块已经固化的填充数据。它不会自动避让任何东西，你画成什么样就是什么样。听起来很笨，但它在特定场景下反而更可靠——比如射频板的接地铜皮、大电流路径的铜皮，你希望它的形状完全可控，不希望软件“自作主张”地避让。
2.2 什么场景该用哪种铜
我自己的习惯是这样的：
- 数字电路和低速模拟电路的接地铺铜：一律用动态铜。因为这些区域的走线经常调整，动态铜能省去大量重复劳动。
- 电源模块的输入输出大电流路径：用静态铜。电流路径的形状直接影响寄生电感和电阻，我不希望软件因为某个过孔的位置变化就改变铜皮轮廓。
- 射频和高速差分区域：参考层用静态铜，并且手动控制铜皮边缘与走线的距离。动态铜的自动避让在这里反而可能引入不可控的阻抗突变。
- 散热焊盘下方的铜皮：用静态铜，配合手动放置的散热过孔阵列。动态铜在密集过孔区域的重算开销很大，而且避让结果不一定符合散热需求。
提示：一块板上同时存在动态铜和静态铜是完全正常的。关键是在铺铜之前就想清楚每个区域的功能需求，而不是全部铺完再回头改。
2.3 动态铜的参数设置要点
在Allegro中执行Shape > Global Dynamic Params，会弹出动态铜的全局参数设置窗口。这里面有几个参数值得特别关注：
Clearance（避让间距）：这个值通常跟随设计规则中的间距约束。但有一个细节——动态铜的避让间距是“铜皮边缘到其他对象边缘”的距离，而不是中心到中心。如果你在Constraint Manager里设了6mil的间距，动态铜就会严格按照6mil避让。实际项目中我一般会在此基础上留1-2mil的余量，防止加工时的蚀刻偏差导致铜皮与走线短路。
Thermal Relief（热焊盘连接方式）：这个参数决定了铜皮与焊盘之间的连接方式。有两种选择——Solid（实心连接）和Thermal Relief（花焊盘连接）。实心连接的导热和导电性能最好，但焊接时焊盘散热太快，容易导致虚焊。花焊盘连接通过四根或更多的“辐条”连接焊盘和铜皮，既保证了电气连接，又减缓了散热速度。对于需要手工焊接的板子，花焊盘是更稳妥的选择。
辐条宽度和数量：默认是4根辐条，宽度跟随线宽规则。对于大电流焊盘，我会把辐条数量增加到6根或8根，宽度也适当加大。对于散热焊盘，辐条宽度反而要收窄，通常设为8-10mil，目的是在保证电气连接的前提下尽量增加热阻。
3. 铜皮优先级：解决铜皮重叠和避让混乱的关键
3.1 优先级到底在控制什么
铜皮优先级（Shape Priority）是Allegro铺铜中一个极其重要但经常被忽视的概念。当你在一块区域上重叠了多个铜皮时，优先级决定了谁避让谁、谁覆盖谁。
举个实际例子：一块电源板上，底层有一大片GND铺铜，同时电源输出端有一块VOUT铜皮。如果VOUT铜皮的优先级低于GND铜皮，那么VOUT铜皮会被GND铜皮“吃掉”——GND铜皮会覆盖VOUT区域，导致电源输出断开。反过来，如果VOUT铜皮优先级更高，GND铜皮就会在VOUT区域自动避让，两者和平共处。
优先级的数值范围通常是0到100，数值越大优先级越高。默认新建的铜皮优先级是0。我的习惯是：
- GND铺铜：优先级设为0或1，作为底层的基础铺铜。
- 电源铜皮（VCC、VDD等）：优先级设为5-10，确保它们不会被GND铜皮覆盖。
- 大电流路径铜皮：优先级设为15-20，这些铜皮的形状和宽度是经过计算的，不能被其他铜皮干扰。
- 特殊功能铜皮（如射频接地、屏蔽铜皮）：优先级设为30以上，确保完全可控。
3.2 优先级冲突的典型场景与处理
最常见的优先级问题出现在电源分割区域。比如一块板子有3.3V和5V两个电源域，你在同一层铺了两块铜皮。如果优先级设置不当，可能出现以下情况：
- 3.3V铜皮和5V铜皮重叠区域，低优先级的被高优先级的避让，导致低优先级铜皮出现缺口。
- 两个铜皮都避让，中间出现一条无铜的“隔离带”，如果这条隔离带恰好穿过某个器件的焊盘，就会导致连接问题。
处理方法是：先确认两个电源域之间是否需要隔离。如果需要隔离，就手动在中间画一条禁止铺铜区（Keepout），然后分别铺铜，优先级设为相同值。如果不需要隔离（比如两个电源域通过0欧姆电阻连接），就把它们合并为一个铜皮，或者设置不同的优先级让其中一个覆盖另一个。
注意：修改铜皮优先级后，必须执行
Shape > Update Shape或全局重铺（Shape > Global Dynamic Params > Update to Smooth），否则优先级变化不会立即生效。我见过有人改了优先级但没重铺，调试了半天以为是规则问题。
3.3 用Skill脚本批量管理优先级
当板子上有几十块铜皮时，手动一块块改优先级效率很低。Allegro支持Skill脚本，可以批量修改铜皮属性。下面是一个简单的示例，把所有GND网络的铜皮优先级设为1：
axlCmdRegister("setGndPriority" 'setGndPriority) defun(setGndPriority () let((shapes shape net) shapes = axlDBGetShapes("ETCH") foreach(shape shapes net = axlShapeGetNet(shape) if(net == "GND" then axlShapeSetPriority(shape 1) ) ) axlDBRefresh() ) )这段脚本的逻辑很直接：遍历所有ETCH层的Shape，如果网络名是GND，就把优先级设为1。你可以根据需要修改网络名和优先级数值。把这段代码保存为.il文件，在Allegro中通过Skill > Load加载后，输入setGndPriority即可执行。
4. 禁止铺铜区：不是画个框就完事了
4.1 Keepout区域的正确画法
禁止铺铜区（Keepout）在Allegro中通过Shape > Rectangular或Shape > Polygonal来绘制，但关键在于层设置。很多人画Keepout时只选了ETCH层，结果发现动态铜确实避让了，但静态铜依然我行我素。
正确的做法是：Keepout需要同时设置在ETCH层和Package Keepout层（如果涉及器件禁布）。对于铺铜控制，至少要在ETCH层的所有相关子层（TOP、BOTTOM、内层）上都画上Keepout。Allegro的Keepout是一个“区域属性”，它告诉动态铜“这块地方不要铺”，但对静态铜没有约束力。
4.2 常见需要设置Keepout的场景
- 天线区域：射频板上的天线净空区，任何铜皮都会影响天线性能。Keepout要覆盖所有层。
- 晶振下方：晶振是敏感器件，下方的铜皮可能引入寄生电容，影响起振频率。通常建议在晶振下方所有层设置Keepout。
- 变压器和电感下方：开关电源中的变压器和电感下方铺铜会形成涡流损耗，降低效率。Keepout要覆盖变压器投影区域。
- 高压隔离区：涉及安规要求的区域，铜皮间距不够会导致耐压测试失败。Keepout要留出足够的爬电距离。
- 螺丝孔和安装孔周围：金属螺丝可能与铜皮短路，Keepout半径通常设为孔径的1.5-2倍。
4.3 Keepout与铜皮的交互细节
动态铜遇到Keepout时，会自动在Keepout边界外留出避让间距。这个间距值由动态铜的Clearance参数决定。如果你希望铜皮紧贴Keepout边界（比如某些散热场景），可以把该铜皮的避让间距单独设小。
静态铜不会自动避让Keepout。如果你在已有静态铜的区域画了Keepout，必须手动编辑静态铜的形状，把Keepout区域挖掉。操作方法是：选中静态铜，执行Shape > Edit，然后用Cut命令沿着Keepout边界切割。
实操心得：我通常会在布局阶段就把所有Keepout画好，然后再铺铜。这样动态铜一次性就能避让到位，省去后期反复调整的麻烦。如果先铺铜再画Keepout，动态铜需要重新计算，板子大了之后等待时间很长。
5. 散热过孔阵列：参数计算与实操
5.1 散热过孔的作用与设计目标
散热过孔（Thermal Via）的核心作用是把热量从器件焊盘传导到板子内部或背面的铜皮上。它的设计目标是在有限的焊盘面积内，尽可能降低热阻，同时不影响焊接质量。
热阻的计算公式是：
$$R_{th} = \frac{L}{k \cdot A}$$
其中L是过孔长度（即板厚），k是铜的导热系数（约400 W/m·K），A是过孔的横截面积。对于典型的1.6mm板厚、0.3mm孔径的过孔，单个过孔的热阻大约是80-100 K/W。如果焊盘下方放9个这样的过孔，并联后的热阻可以降到10 K/W左右，效果非常明显。
5.2 过孔参数的选择
- 孔径：0.2-0.3mm是常见选择。孔径太小加工成本高，太大则占用焊盘面积。0.3mm是性价比最高的选择。
- 孔壁铜厚：标准是25μm，如果散热要求高可以要求加厚到35μm。但要注意，孔壁铜厚增加会提高加工难度和成本。
- 过孔间距：通常设为孔径的2-3倍。太密会导致焊盘强度下降，太疏则散热效果打折扣。
- 过孔与焊盘边缘的距离：至少留0.15mm，防止过孔破盘。
5.3 在Allegro中批量放置散热过孔
手动一个个放过孔效率太低。我的做法是：
- 在焊盘中心放置一个过孔，设置好网络和参数。
- 使用
Copy命令，配合Polar或Rectangular阵列模式，批量复制过孔。 - 复制时注意勾选
Retain net，确保过孔网络与焊盘一致。 - 放置完成后，用
Tools > Padstack > Modify Design Padstack检查过孔是否与焊盘重叠。
对于BGA封装的散热焊盘，我通常会在焊盘内放置一个3x3或4x4的过孔阵列。如果焊盘面积允许，还会在焊盘外围再放一圈过孔，进一步降低热阻。
注意：散热过孔必须做塞孔处理（Tenting或Plugging），否则焊接时锡膏会从过孔流走，导致虚焊。在Allegro中通过
Manufacturing > Drilling设置过孔的塞孔属性。
6. 铜皮编辑与优化：从“能看”到“好用”
6.1 铜皮轮廓的手动优化
动态铜自动避让后的轮廓往往不够“漂亮”——可能出现尖角、细颈、孤岛等问题。这些问题不仅影响美观，还可能影响电气性能。
- 尖角：铜皮边缘的尖角会导致电场集中，在高压场景下可能引发电晕放电。用
Shape > Edit > Vertex命令把尖角改成圆角或钝角。 - 细颈：铜皮某处宽度突然变窄，会导致电流密度集中，局部温升过高。用
Shape > Edit > Reshape命令加宽细颈区域。 - 孤岛：被走线和过孔完全隔离的铜皮碎片，没有任何电气连接，相当于一个悬浮的金属片，可能成为EMI天线。用
Shape > Delete Island命令删除孤岛。
6.2 铜皮与走线的连接方式
铜皮与走线的连接有两种方式：直接连接和花焊盘连接。对于电源和地网络，通常使用花焊盘连接，原因和焊盘的热焊盘连接一样——减缓散热，便于焊接。对于大电流路径，使用直接连接以降低电阻。
在Allegro中，这个设置位于Shape > Global Dynamic Params > Thermal Relief。你可以为不同的网络类别设置不同的连接方式。比如GND网络用花焊盘，VCC网络用直接连接。
6.3 铜皮重铺的时机与技巧
动态铜在以下情况需要重铺：
- 修改了设计规则（线宽、间距等）
- 移动了走线或过孔
- 修改了铜皮优先级
- 添加或删除了Keepout
重铺的命令是Shape > Global Dynamic Params > Update to Smooth。对于大型板子，重铺可能需要几分钟甚至更长时间。我的经验是：不要频繁重铺。先把所有修改做完，最后统一重铺一次。如果中途需要查看效果，可以用Shape > Manual Update只更新当前可见区域的铜皮。
实操心得：重铺之前先保存文件。我遇到过重铺过程中软件崩溃的情况，如果没有保存，之前的工作全部白费。另外，重铺后建议用
Tools > Quick Reports > Shape检查是否有孤岛或未连接的铜皮。
7. 常见问题与排查技巧实录
7.1 铜皮不避让或避让异常
现象：动态铜没有按照规则避让走线或过孔，或者避让间距明显不对。
排查思路：
- 检查设计规则中的间距约束是否生效。执行
Setup > Constraints > Constraint Manager，确认Spacing规则中相关网络类的间距值。 - 检查铜皮的优先级是否被其他铜皮覆盖。
- 检查是否有Keepout区域与铜皮重叠。
- 执行
Shape > Global Dynamic Params > Update to Smooth强制重铺。
常见原因：设计规则中的间距约束没有应用到铜皮所在的网络类。比如铜皮是GND网络，但GND网络的间距规则设的是默认值，而实际需要更小的间距。
7.2 铜皮出现孤岛
现象：铜皮被走线和过孔切割后，出现完全隔离的碎片。
解决方法：
- 用
Shape > Delete Island删除孤岛。 - 如果孤岛区域需要保留铜皮，可以调整走线路径，让铜皮保持连通。
- 在铺铜前规划好走线路径，尽量避免走线把铜皮切成碎片。
7.3 铜皮与焊盘连接不良
现象：铜皮与焊盘之间的花焊盘辐条太细或数量不足，导致连接电阻过大。
解决方法：
- 在
Shape > Global Dynamic Params > Thermal Relief中增加辐条数量或宽度。 - 对于大电流焊盘，改用直接连接。
- 检查焊盘的热焊盘设置是否被铜皮的全局设置覆盖。
7.4 重铺后铜皮消失
现象：执行重铺后，某些铜皮完全消失了。
排查思路：
- 检查铜皮是否被设置为静态铜，而静态铜不会自动重铺。
- 检查铜皮所在层是否被关闭显示。
- 检查铜皮是否被其他高优先级铜皮完全覆盖。
- 检查是否有Keepout区域完全覆盖了铜皮。
常见原因：铜皮被误设为静态铜，而静态铜在重铺时不会更新。解决方法是用Shape > Change Shape Type把静态铜改为动态铜。
7.5 铜皮导致EMC问题
现象：板子跑EMC测试时，辐射发射超标，排查发现与铺铜有关。
排查思路：
- 检查铜皮是否有孤岛或尖角，这些结构可能成为天线。
- 检查铜皮与走线之间的间距是否足够，间距过小会导致耦合。
- 检查铜皮是否在敏感信号下方形成了不连续的参考面。
- 对于电机驱动板，检查电机下方是否有铺铜，涡流损耗可能导致EMC问题。
解决方法：
- 删除孤岛，修整尖角。
- 增加铜皮与敏感走线的间距。
- 在敏感信号下方保持参考面完整，必要时手动编辑铜皮形状。
- 电机下方设置Keepout，避免铺铜。
8. 铜皮与电源完整性的关系
8.1 铜皮作为电源平面
在多层板中，铜皮经常被用作电源平面。电源平面的质量直接影响电源完整性（PI）。关键指标包括：
- 平面阻抗：铜皮的厚度、宽度和长度决定了平面阻抗。对于大电流路径，铜皮要足够宽，通常按照1A电流对应1mm铜皮宽度（1oz铜厚）来估算。
- 平面谐振：大面积铜皮在特定频率下会发生谐振，导致电源噪声放大。可以通过在铜皮上增加去耦电容或分割铜皮来抑制谐振。
- 返回路径连续性：高速信号的返回电流总是走阻抗最小的路径，通常是参考平面。如果参考平面被分割，返回电流被迫绕行，导致环路面积增大，EMI辐射增强。
8.2 铜皮分割的注意事项
电源平面分割是常见的做法，但分割不当会带来严重问题：
- 分割线宽度：分割线（即两个铜皮之间的间隙）通常设为20-50mil。太窄可能导致加工时短路，太宽则占用宝贵的布线面积。
- 信号跨分割：高速信号线绝对不能跨越电源平面的分割线。如果必须跨越，要在跨分割处放置缝合电容，为返回电流提供低阻抗路径。
- 分割区域的大小：每个电源域的面积要足够大，确保去耦电容有足够的铜皮连接。
提示：在Allegro中可以用
Shape > Split Shape命令分割铜皮。分割后要检查每个区域的网络属性是否正确。
9. 铜皮与散热设计的配合
9.1 铜皮作为散热器
铜皮是PCB上最有效的散热手段之一。1oz铜厚的铜皮，每平方英寸的热阻大约是50-60 K/W。通过增加铜皮面积、增加铜厚（2oz或3oz）、增加散热过孔，可以显著降低器件温升。
9.2 散热铜皮的设计要点
- 铜皮面积：越大越好，但受限于板子尺寸和布线密度。
- 铜皮形状：尽量规则，避免细长条形状。细长条的散热效果远不如等面积的方形。
- 铜皮位置：优先放在器件正下方和周围，热量传导路径越短越好。
- 铜皮与器件的连接：对于散热焊盘，使用直接连接而不是花焊盘连接，以降低热阻。
- 铜皮与空气的接触：如果铜皮在板子表面，可以开窗（Solder Mask Opening）让铜皮直接接触空气，散热效果更好。但要注意，开窗铜皮容易氧化，需要做表面处理（如沉金）。
9.3 散热过孔阵列的优化
散热过孔阵列的设计需要平衡热阻和焊接质量：
- 过孔数量：根据热阻目标计算。假设单个过孔热阻为100 K/W，目标热阻为10 K/W，则需要至少10个过孔并联。
- 过孔分布：均匀分布在焊盘内，避免局部过热。
- 过孔与焊盘的连接：过孔必须与焊盘可靠连接，否则热阻会大幅增加。
- 塞孔处理：如前所述，散热过孔必须塞孔，防止锡膏流失。
10. 铜皮与阻抗控制的配合
10.1 铜皮对阻抗的影响
在高速信号走线下方或旁边铺铜，会改变走线的阻抗。对于微带线，下方的参考平面是阻抗计算的一部分。如果参考平面不完整（被分割或挖空），阻抗会发生变化，导致信号反射。
10.2 阻抗控制场景下的铺铜策略
- 参考平面完整：高速信号下方的参考平面必须完整，不能有分割或挖空。如果必须挖空，要在挖空区域边缘放置缝合过孔，为返回电流提供路径。
- 共面波导：对于共面波导结构，走线两侧的铜皮与走线的间距直接影响阻抗。这个间距需要根据阻抗计算结果精确设置，不能随意调整。
- 差分对：差分对下方的参考平面必须完整，两侧的铜皮要对称，否则会导致差分阻抗不匹配。
实操心得：在Allegro中可以用
Tools > Impedance工具计算走线阻抗。铺铜后要重新计算，确认阻抗没有因为铜皮的避让而发生变化。
11. 铜皮与EMC设计的配合
11.1 铜皮在EMC中的作用
铜皮在EMC设计中扮演双重角色：一方面，完整的接地铜皮可以屏蔽电磁辐射，降低EMI；另一方面，不恰当的铜皮（如孤岛、尖角、长条）可能成为辐射源，恶化EMC。
11.2 EMC友好的铺铜策略
- 接地铜皮完整：接地铜皮要尽量完整，避免被走线切割成碎片。如果必须切割，要在切割处放置缝合过孔。
- 铜皮边缘处理：铜皮边缘的尖角要修圆，减少电场集中。
- 铜皮与板边距离：铜皮与板边通常留20-50mil的距离，减少边缘辐射。对于EMC要求高的板子，可以在板边增加一圈接地过孔，形成“过孔墙”。
- 敏感信号屏蔽：对于时钟、射频等敏感信号，可以在其周围铺接地铜皮，并放置缝合过孔，形成屏蔽腔。
11.3 电机驱动板的铺铜特殊处理
电机驱动板是EMC问题的重灾区。电机下方铺铜会形成涡流损耗，不仅降低效率，还可能产生电磁干扰。我的做法是：
- 电机投影区域设置Keepout，所有层都不铺铜。
- 电机驱动电路下方铺铜，但要用密集的缝合过孔连接到地平面。
- 大电流路径的铜皮要足够宽，减少寄生电感。
- 在电机接口处放置共模电感和滤波电容。
12. 铜皮与制造工艺的配合
12.1 铜厚选择
- 1oz（35μm）：最常用的铜厚，适用于大多数数字和模拟电路。
- 2oz（70μm）：适用于电源电路和大电流路径，载流能力是1oz的两倍。
- 3oz及以上：适用于高功率电路，但加工成本高，蚀刻精度下降。
12.2 铜皮与蚀刻精度
铜皮越厚，蚀刻时侧蚀越严重，导致铜皮边缘不整齐，间距难以控制。对于细间距走线（<4mil），建议使用1oz铜厚。如果必须使用2oz铜厚，间距要相应加大。
12.3 铜皮与阻焊层
铜皮上的阻焊层（Solder Mask）可以保护铜皮不被氧化，但也会影响散热。对于需要散热的铜皮，可以开窗让铜皮裸露，但要做表面处理（如沉金、OSP）。
注意：开窗铜皮在焊接时容易沾锡，导致铜皮表面不平整。如果铜皮开窗区域靠近焊盘，要确保锡膏不会流到铜皮上。
13. 铜皮设计检查清单
在完成铺铜后，我通常会按照以下清单逐项检查：
| 检查项 | 检查内容 | 常见问题 |
|---|---|---|
| 铜皮连通性 | 所有铜皮是否与目标网络可靠连接 | 孤岛、细颈导致连接不良 |
| 避让间距 | 铜皮与走线、过孔的间距是否符合规则 | 间距过小导致短路风险 |
| 优先级 | 重叠铜皮的优先级是否正确 | 低优先级铜皮被覆盖 |
| Keepout | 禁止铺铜区是否覆盖所有需要的位置 | 遗漏导致铜皮进入禁布区 |
| 散热过孔 | 散热过孔数量、孔径、塞孔是否满足要求 | 过孔不足导致散热不良 |
| 孤岛 | 是否有孤立的铜皮碎片 | 孤岛成为EMI天线 |
| 尖角 | 铜皮边缘是否有尖角 | 尖角导致电场集中 |
| 阻抗 | 高速信号参考平面是否完整 | 参考面不完整导致阻抗突变 |
| EMC | 铜皮是否满足EMC设计要求 | 铜皮成为辐射源 |
| 制造 | 铜厚、间距是否满足加工能力 | 超出加工能力导致良率下降 |
这张表我一般会打印出来，每完成一块板子就对照检查一遍。刚开始觉得麻烦，但养成习惯后，很多低级错误在出图前就能发现，省去了大量返工时间。
14. 几个容易被忽视的细节
14.1 铜皮与测试点的关系
测试点通常需要开窗，如果测试点周围有铜皮，要确保铜皮不会与测试探针短路。我的做法是在测试点周围设置一个小Keepout，半径比测试点大10-15mil。
14.2 铜皮与安装孔的关系
金属安装孔如果与铜皮接触，可能导致短路。对于非接地安装孔，要在孔周围设置Keepout。对于接地安装孔，可以直接与铜皮连接，但要注意安装孔的金属化处理。
14.3 铜皮与拼板的关系
拼板时，V-CUT或邮票孔位置不能有铜皮跨越，否则分板时会撕裂铜皮。在拼板设计时，要在V-CUT位置设置Keepout，所有层都不铺铜。
14.4 铜皮与文件输出的关系
出Gerber文件时，要确认铜皮是否正确输出。有时候铜皮在Allegro中显示正常，但Gerber中却缺失或变形。我的习惯是出完Gerber后用CAM工具（如CAM350）检查一遍，确认铜皮轮廓和避让关系与设计一致。
15. 从实战中积累的几个经验
铺铜这件事，说到底是一个“平衡”的艺术。你要在电气性能、散热、EMC、制造工艺和设计效率之间找到最佳平衡点。没有一种铺铜方式能适用于所有场景，关键是根据具体需求做出合理取舍。
我自己的习惯是：在布局阶段就规划好铺铜策略，而不是等到布线完成后再考虑。比如，哪些区域需要完整接地平面，哪些区域需要电源分割，哪些区域需要禁止铺铜，这些在布局时就要心中有数。这样在布线时就能有意识地保护关键铜皮区域，避免后期反复调整。
另外，不要迷信自动避让。动态铜的自动避让虽然方便，但结果不一定最优。对于关键区域，我通常会手动编辑铜皮轮廓，确保形状和间距完全符合设计意图。自动避让适合处理大面积、非关键的铺铜区域，关键区域还是要靠手动控制。
最后分享一个小技巧：在Allegro中可以用Shape > Compose命令把多个小铜皮合并成一个大铜皮。这个命令在整理零散铜皮时非常有用，可以减少铜皮数量，简化后续的编辑和重铺操作。
