从搜索引擎的热搜词里能看出一个很有意思的现象：提到“3D NAND”，旁边总跟着“节省内存”“内存占用”“内存释放”这类词。说实话，这两件事经常被放在一起问，但它们完全是两条技术线。3D NAND是闪存，解决的是数据怎么存得住、存得多的持久化问题；运行内存是DRAM，解决的是CPU工作时往哪放临时数据的问题。我见过不少朋友因为电脑卡顿，跑去研究固态硬盘怎么清理，结果发现根子在开机自启程序上；也有另一些人把电脑内存加了又加，却不知道为什么SSD还是那么慢。
这篇是系列里的第六十七篇，正好把3D NAND完整拆一遍。我会从它为什么诞生讲起，一路讲到内部结构、制造车间的核心工艺、产品选型，以及日常使用里真正用得上的经验。如果你正在选SSD，或者对闪存芯片是怎么从“平面”变成“立体”的好奇，这篇可以给你一条比较清晰的主线。
1. 闪存“长高”之前：平面缩小的物理极限
1.1 浮栅晶体管是怎么存数据的
要理解3D NAND，得先知道NAND闪存的基本存储单元是什么。它叫浮栅晶体管（Floating Gate Transistor），你可以把它想成一个小口袋：口袋本身被两层氧化层死死夹在中间，电子能装进去，但正常情况下出不来。
写入数据的时候，控制栅加高压，电子获得足够能量，穿过隧穿氧化层，掉进浮栅这个“口袋”里。浮栅里电子多了，晶体管的阈值电压就变高；电子少，阈值电压就低。读取时给控制栅加一个参考电压，如果晶体管导通了，说明阈值电压低于参考电压，单元里存的是低阈值状态；要是没导通，就是高阈值状态。对外呈现的就是0和1。
这个原理看起来简单，但关键全在那层隧穿氧化层的厚度和质量上。氧化层太薄，电子会自己一点点漏出去，过几天数据就没了；太厚，写进去要费很大的电压，擦除也很费劲。平面NAND时代，这层氧化层长期保持在8到9纳米左右，是几十年工艺迭代出来的平衡点。
1.2 十几纳米之后，光刻帮不上忙了
从2000年到2010年代中期，NAND闪存走的是跟CPU类似的路线：把单元越做越小，密度越高，成本越低。2D NAND一路缩到十六七纳米节点，再往下缩就撞墙了。
第一堵墙是氧化层没法跟着缩小。浮栅单元之间的距离越来越近，相邻单元之间会产生严重的寄生电容耦合。一个单元里存了一堆电子，电荷会通过电场影响旁边单元的电中性与否，读取的时候阈值电压就会漂移，数据读错的风险大大增加。你可以想象一排装满水的气球贴在一起，你捏其中一个，其他几个也会跟着变形。
第二堵墙是成本。线宽从20纳米缩到10纳米，光刻机、刻蚀机、光刻胶全都要换代，一颗晶圆的制造成本翻着跟头上涨。单元尺寸小了，单个单元能存的电子数量也变少，信号噪声变大，主控纠错的压力也随之增大。
而且闪存这种产品本来就走大规模、低利润的路线，继续用越来越贵的设备去追求越来越小的线宽，经济和工程上都走不通。所以当时几大原厂几乎同时意识到：水平方向的缩小，该到头了。
1.3 两条新路：一个是垂直，一个是转变存储机制
行业里最终给出的答案不是继续缩小，而是换维度。三星的V-NAND、东芝和闪迪合作的BiCS、Intel与美光联合开发的3D NAND，共同点都是：不再把存储单元往平面上挤，而是把一层一层的单元垂直堆叠起来，用层数换密度。
这个转变相当于什么？过去你只能在一层地上摆家具，摆不下就拼命把家具做小；现在你干脆盖楼，一层不够盖十层，每层家具不用变小，总容量照样上去了。这就是3D NAND这个名称的由来。
2. 垂直堆叠的存储阵列：3D NAND是怎么工作的
2.1 结构：千层饼和穿过去的针
3D NAND的微观结构，很适合用一个生活化的画面去理解：一大块千层饼。饼的每一层，是后续要当字线（Word Line）用的导电层，层与层之间是绝缘隔离层。制造时先交替沉积几十上百层薄膜，然后像一个针一样，从上往下垂直扎出一个极细的孔，一直穿透所有层。这个孔叫通道孔（Channel Hole）。
孔扎完之后，会在侧壁上涂一层存储电荷的介质材料，再往里填充导电的多晶硅或者别的材料，形成垂直通道柱。这样一来，每一层导电层与垂直通道柱的交点，就形成了一个存储单元。同一根垂直柱上，从上到下串联了几十到上百个存储单元，这串单元在架构上叫NAND串（String）。
读取某个单元时，选中它所在的字线层，加一个参考电压；其余所有字线层都加一个“开”的电压，让通道导通。这时如果选中单元的阈值电压低，通道就是导通的，感应放大器能看到电流；反之通道不通。通过这种方式，就能精确判断某一层某一个单元里存的是哪个状态。
2.2 电荷捕获：没有浮栅的存储单元
平面时代的主流单元是浮栅结构，但到了3D NAND，绝大多数原厂都转向了电荷捕获（Charge Trap Flash，CTF）结构。区别在哪？浮栅是一块导电的“大水塘”，电子全集中在这块导体里；电荷捕获则是把电子困在一层氮化硅材料的“陷阱”里，上下用氧化硅保护层夹住，组成ONO（Oxide-Nitride-Oxide）结构。
电荷捕获的好处非常直接：它不需要在每一层薄膜里单独精加工出一个孤立的导电浮栅块，只需要沉积一层连续的氮化硅，整个制造的复杂度和成本就下去了。同时，氮化硅里的电荷是分散的，即便存储单元之间距离很紧，也不会像导电浮栅那样隔着绝缘层还在互相耦合。这对垂直堆叠结构来说几乎是天作之合。
2.3 一个单元存几位：TLC、QLC
同一个存储单元，可以通过分多个电压档来存多个位。SLC（1 bit/cell）只分两档，TLC（3 bit/cell）把阈值电压范围切成8个区间，QLC（4 bit/cell）切成16个区间。档位越多，单个单元容量越大，但状态分布越挤，受噪声干扰的影响也越明显。
3D NAND的一个重要贡献，是让QLC真正走向量产。在平面时代做QLC，相邻单元耦合、氧化层损耗、电荷泄露叠加在一起，16个电压状态很容易糊成一团。而3D架构的电荷捕获单元天然隔离得更好，再搭配更前沿的纠错算法和主控，4位/单元才终于能在消费级产品里站住脚。当然，QLC的代价也很明确：写入速度更慢、可擦写次数更低。这也是为什么现在买SSD，不少懂行的用户会先问一句“这盘颗粒是TLC还是QLC”。
3. 制造工厂里的硬仗：沉积、刻蚀和替换栅极
3.1 千层酥怎么造出来
3D NAND制造的第一步是薄膜沉积。晶圆放进反应腔，用化学气相沉积或原子层沉积的方式，一层氧化硅、一层氮化硅交替往上盖，盖出几十上百层的“千层酥”。这些年层数从64层涨到96层、128层、232层，最新产品已经向300多层迈进。
难点在每层厚度一致性和整体应力控制。几百层薄膜全沉积完，如果每层厚一点点、薄一点点，累积起来就是晶圆翘曲变形。晶圆一弯，后面的光刻、套刻、对准全都会偏。工厂里会实时用光学和声学手段测量膜厚，出现翘曲就要调整沉积温度和工艺气体比例来做应力补偿。这个环节看着枯燥，实际上决定了后面所有工艺的“地基”。
3.2 深孔刻蚀：一比五十的高宽比
薄膜叠好之后，轮到最深的一道工序：从上到下刻出贯穿所有层的通道孔。一百多层产品实际孔深约8到10微米，孔径却只有几十到一百纳米量级，深宽比轻松超过50:1。50比1是什么概念？相当于要打一眼1米深的井，井口直径只有2厘米，还得保证井壁从上到下都是垂直的、直径几乎不变。
工业上用的是深反应离子刻蚀，刻蚀气体在垂直方向高速轰击，同时侧壁要做钝化保护，防止横向越挖越宽。这里工程师要反复调刻蚀气体配比、射频偏压功率、反应腔温度和压力，任何一个参数偏了，孔就可能变成“瓶形”甚至“沙漏形”。孔形一旦走样，后面沉积的存储介质和通道柱就不均匀，整颗芯片的良率直线下降。可以说，通道孔刻蚀是3D NAND良率的最大命门。
3.3 替换栅极：为什么用钨而不用原来的氮化物
早期堆叠的字线层用多晶硅就能干活，但多晶硅电阻率偏高，层数多了之后，字线上的RC延迟会严重影响读写速度。所以现代3D NAND普遍采用替换栅极工艺：初始堆叠里先放牺牲氮化硅当占位层，等通道孔和存储介质搞定之后，再从侧向窗口把牺牲层刻蚀掏空，换成电阻率更低的钨或金属材料，形成最终的金属字线。
替换栅极听着简单，做起来非常头痛。填充钨的窗口极窄、通道极深，任何一处堵了，就意味着一整层字线断路，整个芯片报废。所以填充前要涂超薄阻挡层和粘附层，防止钨扩散到介质里；填充时要密切关注气泡、缝隙、台阶覆盖均匀度。制程层数越高，这一步的失败点越多，这也是232层、300多层产品良率爬坡慢的直接原因。
3.4 单元串变长以后，速度的账也要重新算
层数堆高了，物理密度上去了，但电学上有个副作用：垂直通道上的存储单元串在一起，单元越多，通道电阻越大，读电流越小，读取速度天然会变慢。所以不是层数越高，性能一定越好；很多时候新制程是在密度、速度和可靠性之间做取舍。
为了缓解这个问题，厂商在架构上做了不少文章。有的做出“台阶式”引出结构，把单元串分段，缩短单串长度；有的把CMOS外围电路放到存储阵列下方，省面积的同时缩短了信号路径。这些细节用户平时看不见，但理解以后，你再看厂商宣传的层数数字，就不会只跟着“多就是好”走了。
4. 从裸片到产品：SSD、U盘、手机存储的落地与选型
4.1 产品形态：除了固态硬盘还有U盘
3D NAND裸片本身只是存储介质，要变成能用的产品，还得配上控制器、接口和固件。常见形态有这么几类：
- NVMe固态硬盘：走PCIe总线，M.2接口居多，消费级性能天花板所在，4K随机读写在日常使用中体感最明显。
- SATA固态硬盘：接口老、速度上限约550MB/s，但兼容性好，老平台升级首选。
- U盘和SD卡：小容量低功耗场景，很多便宜的U盘用的甚至还是QLC颗粒，随机性能很弱。
- eMMC和UFS：手机、平板、车机里用的嵌入式存储。eMMC偏老，UFS读写带宽明显更高，现在中高端手机基本都标配UFS 4.0了。
4.2 容量、缓存和TBW
选SSD时第一个坑是容量标注。厂商按十进制说1GB=10亿字节，操作系统按二进制显示，所以标称512GB的盘，在电脑里显示约476GB，属于正常现象，不是缺斤短两。
第二个要注意的是缓存方案。有的SSD带独立DRAM缓存，FTL映射表放在盘内内存里，随机性能稳；有的省成本不加DRAM，靠HMB（Host Memory Buffer）机制借用主机内存做映射缓存。HMB的好处是“省内存”且成本低，缺点是性能对主机环境敏感，在部分不支持HMB的老平台上会明显变弱。如果你拿它当系统盘，买之前建议先查一下主控是否支持HMB、你的主板是否开了对应功能。
第三个是TBW，即“总写入字节数”，代表厂商敢给你保证的总写入量。视频剪辑、监控录像、数据库日志这类高写入负载，优先选TBW大、TLC颗粒、带独立DRAM的型号；普通办公、家用，QLC加大容量方案的性价比就很好。
4.3 层数、代际和“新未必好”
厂商宣传里常能看到“232层比128层先进”的说法。层数确实影响成本——层数越高，同样芯片面积上能塞的容量越大，单位比特成本越低。但落到具体产品体验上，读写速度、掉速临界点、寿命表现，更多取决于控制器、固件策略和缓存配置。
所以我选盘时基本不看层数宣传，更不会因为某盘是“最新层数”就认定它一定好。一般我会看三样东西：主控方案是谁家的、颗粒是不是原厂正片、第三方评测里的长时间持续写入曲线。这三样加起来，比“第几代工艺”实在得多。
5. 使用3D NAND设备时的几个实用经验
5.1 为什么固态硬盘快满时会变慢
闪存的物理特性是：必须先把一个块整个擦干净，才能往里面写数据。盘里空闲块多的时候，写入直接找空块就行；空闲块少的时候，主控得一边把分散的旧数据搬走，一边擦除，一边写入，这个过程就是垃圾回收（GC）。
这也解释了为什么SSD差不多装满的时候，速度会肉眼可见地掉下来。我自己的习惯是给系统盘和重要数据盘留出大约20%的剩余空间，这个习惯在用了很多年SSD之后，已经成了默认操作。别把固态盘塞到99%再用，那是在跟主控过不去。
5.2 打开TRIM，别用老办法“碎片整理”
机械硬盘时代，定期碎片整理能提速，但这个习惯搬到固态上是反向操作。碎片整理意味着大量额外写入，白白消耗NAND的擦写寿命。固态盘的正确伙伴是TRIM指令：操作系统把已删除文件的页标记为无效，通知主控这些地方可以提前擦除回收。Windows默认打开TRIM，你在命令提示符里可以用fsutil behavior query DisableDeleteNotify查一下，返回0就是正常开启。
5.3 “内存”那点事：DRAM和NAND的界限
回到开头那个热搜词，“3D NAND节省内存”到底是什么？严格说，3D NAND并不直接“节省”你电脑里的DRAM内存。它顶多通过HMB功能借用一点点内存做缓存，或者因为本身容量大让你不用频繁开虚拟内存，间接减轻了内存换页压力。但如果你的电脑开机就占用50%内存，那要查的是开机自启程序、浏览器标签页数量，而不是去动固态硬盘。反过来，SSD快满了需要清理文件，你也不可能靠插两根内存条解决问题。一个断电就丢数据，一个断电还能存住，这两种设备从一开始就是两条路。
5.4 一盘写尽后怎么看待健康度
用久了想看看SSD状态，就用CrystalDiskInfo这类工具读SMART信息。我一般先看健康度百分比，再看通电时间、累计写入量和坏块重映射计数。3D NAND的磨损均衡机制会尽量把写入分散在所有块上，所以单一区域的过度磨损不常见；但一旦“已重映射扇区计数”开始明显上升，说明有块撑不住了，重要数据请第一时间备份，别赌它还能撑多久。
最后再分享一点我跟存储硬件打交道的私人体会。很多人把3D NAND当成一个高深莫测的黑话，其实拆开看，它就是整个行业在物理极限面前做的一次聪明的妥协：不硬着头皮把线条做细，而是换了个维度盖楼。挑固态硬盘的时候也一样，别光听厂商喊层数多高，看颗粒类型、看缓存方案、看TBW，比你记住任何营销数字都有用。下一篇我打算顺着这个主题再往深走一点，聊聊不同原厂在通道孔工艺和V-NAND/BiCS架构上的差异，到时候再继续。
