Altium AD20里做四层板，叠层配置和20H内缩是两件最能拉开设计水平差距的事。叠层没配好，后面布线、阻抗、EMC全都会找上门；20H内缩没做对，电源层边缘辐射能让你在EMI实验室多待一周。这篇文章基于AD20把这套流程完整拆开，说说我的实际用法，以及每一步背后的理由，适合正在从双面板转向四层板、希望一次做对的朋友。
1. 从双层板转四层板：为什么叠层和内缩要一起考虑
先说个常见场景：双面板跑了个100MHz的MCU系统，功能正常，一送去辐射预测试就超标，频谱上能看到明显的时钟基频及其谐波。整改手段翻来覆去就是串磁珠、加屏蔽罩、调布线，每改一次投板打样，时间成本非常高。换成四层板之后，问题往往能解决大半，原因不是铜用得多了，而是信号回流路径从“地线绕一圈”变成了“完整参考平面上的一层薄薄的电流分布”。但这里有一个新手容易有的误解：四层板铺了完整地平面和电源平面，不代表EMC一定好。如果电源层没有做任何边缘内缩，电源/地平面本身就会形成一块“平板天线”，板内高频能量会从边缘辐射出来，这就是为什么叠层配置必须和20H内缩放在一起讲。
从成本角度说，四层板比双面板贵30%到50%，打样周期也略长，但它带来的收益是双面板很难替代的：信号层下方始终有完整参考平面、电源走线不再占很大布线资源、阻抗可控性大幅提高。很多工程师第一次做四层板时，以为只要在层栈管理器里把两个内层加上、分别设为GND和POWER，再正常布线就行。这么做的确能用，但离“把四层板的潜力吃透”还有距离。叠层的顺序、内层之间介质厚度、电源层相对板边是否内缩，这些参数会直接影响信号回流质量、电源阻抗和辐射骚扰。
所以这篇实战内容，我不打算只讲“按几个按钮”的UI操作，而是把叠层选型、AD20里的参数落地、20H内缩的原理和实操画法串成一条完整的决策链。这样你在自己做板子时，能清楚知道每一步在解决什么问题，而不是照着教程机械操作。
2. 两种主流四层叠层的取舍：S-G-P-S与G-S-S-P
四层板最常见的叠层方案有两种，区别很大，选错了后面会非常难受。
2.1 方案A：信号-地-电源-信号，也就是S-G-P-S
这是绝大多数数字电路、混合信号电路的默认选择。顶层布信号线和放器件，下面的L2整层是地，L3整层是电源，底层再布信号和放器件。这样顶层信号的回流路径非常短，直接参考L2地平面；底层信号的回流电流会参考L3电源平面，由于L2和L3之间距离很近，高频回流电流可以在地平面和电源平面之间通过层间耦合形成闭合回路，底层信号也能获得比较干净的参考。
S-G-P-S结构最漂亮的地方在于：电源层和地层是紧耦合的。电源平面提供低阻抗供电路径，同时与地层构成一个高频去耦电容。很多人以为板卡上贴了足够多的MLCC就可以忽略叠层，实际上电源层和地层之间那点寄生电容在高频段的作用，比几十颗0402电容还稳。尤其对DDR、高速串行信号这种动态电流变化很快的场景，紧耦合的电源地平面对压降和EMI的抑制非常明显。
2.2 方案B：地-信号-信号-电源，也就是G-S-S-P
这种结构是顶层一整块地，中间两个信号层，底层是电源。它的好处是顶层有完整的屏蔽地，适合对电磁屏蔽要求高、顶层不能走线或者元件都在内层的特殊结构。但代价也很明显：两个信号层相邻，中间没有完整参考平面隔开，层间串扰比S-G-P-S严重得多。要做高速信号，基本上得靠拉大间距、降低耦合来解决，布线密度上不去。
我曾经在一个电源模块项目里用过G-S-S-P，因为顶层要放一块大面积散热的铜皮，底层是电源平面，信号被迫走在中间两层。结果串扰问题是后来专门加了一堆屏蔽过孔才压住的。如果当时坚持用S-G-P-S，把需要关心EMC的电路放顶层、普通信号放底层，事情会简单很多。
2.3 两种方案的对比和选择建议
| 维度 | 方案A（S-G-P-S） | 方案B（G-S-S-P） |
|---|---|---|
| 信号层参考平面 | 顶底两层均有紧邻平面 | 中间两层依赖相邻信号层，参考较差 |
| 层间串扰 | 两层信号被地/电源隔开，串扰小 | 相邻信号层需要额外控制串扰 |
| 电源与地耦合 | 内层紧耦合，电源阻抗低 | 电源在底层，与顶层地距离远，耦合弱 |
| 适用场景 | 通用数字/模拟整板设计 | 特殊屏蔽结构、顶层大面积铜皮 |
| 布线效率 | 高，信号层都能充分利用 | 低，内层走线要避免平行长距离 |
以我的习惯，只要不是结构逼着走方案B，一律用方案A。它给后续的20H内缩和阻抗控制都留了最好的条件。另外，不管选哪种方案，L2和L3之间的介质厚度都要尽可能薄。这个厚度不仅影响电源阻抗和EMC，还直接决定20H内缩要缩多少——H指的是电源层和地层之间的绝缘介质厚度，H越小，内缩量越小，板子面积利用率越高。
3. AD20叠层配置实操：从叠层管理器到阻抗目标
现在进入AD20里的实际操作。新建PCB后，默认只有顶层和底层两层，需要手动加内层。
3.1 在Layer Stack Manager里建立四层叠层
在菜单栏选择Design -> Layer Stack Manager，或者直接按快捷键D-K，打开叠层管理器。第一次打开时可以看到Top Layer和Bottom Layer，中间是绝缘介质。要加内层，在选中Top Layer或Bottom Layer的状态下，点击左边“Add Layer”，加出来的默认是信号层，名字可以改成“GND”和“PWR”。
这里有一个关键选择：内层用正片（Signal）还是负片（Plane）。
我的建议是：L3电源层务必设为正片信号层，用Polygon Pour画铜皮。负片内电层默认整层都是铜，靠Keepout挖空，做20H内缩非常不直观，改了几次后你会发现还是在正片铺铜里调形状方便。L2地层如果你不想折腾，也用正片铺铜，命名成GND，铺铜时选择整个板框范围即可。这把所有平面层的编辑方式统一起来，别让一个正片一个负片混着用，不然后面手忙脚乱。
在叠层管理器里，双击各层可以修改材料参数。铜厚默认是1oz，也就是0.035mm，绝大多数四层板用1oz铜就够了。介质层需要分别设置芯板（Core）和半固化片（Prepreg）的厚度。芯板是已经固化好的绝缘板材，半固化片是压合时起粘合作用的材料，压合后半固化片厚度会发生变化，所以这里千万不要自己拍脑袋填一个“看起来合理”的值。正确做法是：先按典型值搭一个初版叠层，投板前把阻抗要求发给板厂，让他们给一份推荐叠构，再把板厂的叠构参数回填到AD20里。
3.2 介质厚度的思考逻辑
介质厚度不是平均分配就行的。以1.6mm标准板厚为例，L2和L3之间我倾向取0.2mm到0.4mm，保证电源地耦合紧密。L1到L2之间、L3到L4之间的厚度则主要影响表层微带线阻抗：介质越薄，相同阻抗的线就越细，对高密度布线更友好，但阻抗公差越难控制；介质越厚，线宽越宽，占面积也越大。所以表层介质厚度通常取0.1mm到0.3mm区间，具体看你的网表和阻抗需求。
AD20的Layer Stack Manager支持直接填写各层厚度、介电常数、损耗角正切等参数。FR4的介电常数典型值在4.2到4.5之间，板厂一般会给你具体数值，高频材料如Rogers会低很多。如果板子只是百兆级数字电路，用FR4就够了，没必要为“更高级”的材料多花钱。
3.3 设置阻抗目标
在AD20的叠层管理器里，可以新建阻抗配置。选择Impedance Profile，添加单端阻抗或差分阻抗，填入目标值比如单端50欧姆、差分100欧姆。工具会根据当前叠层参数自动计算线宽和间距。计算完之后，点击同步到设计规则，布线时按规则宽度走线，就能保证实际板子上的阻抗接近目标。
没有这个功能的版本也不用慌，用外部的阻抗计算工具算出线宽，然后回到PCB规则管理器里的Routing Width和Differential Pairs Routing里手动设置即可。不管用哪种方式，最后都要留一个心眼：阻抗目标值一定要给板厂确认，板厂会根据实际压合材料重新复核，如果差异较大，以板厂反馈的叠构为准更新你的AD20工程。
3.4 叠层配置阶段最容易范的错误
- 把内层设成负片Plane，结果之后想改电源层形状，发现只能靠Keepout挖空，麻烦得很。
- 介质厚度随意填一个0.8mm、1.2mm，完全没有考虑对20H内缩量和阻抗的影响。
- 选了“Add Internal Plane”而不是“Add Layer”，默认就加了负片层，一开始是挺省事，后面想做内缩就会发现是个坑。
- 单位混乱。叠层管理器里可以切换mm和mil，别填完厚度才发现单位不对，导致计算出的线宽差了一倍。
叠层配置是四层板的地基，花半小时把它捋清楚，后面布线、铺铜、阻抗验证都会顺很多。
4. 20H内缩规则的原理与工程取值：为什么是20倍H
很多人知道20H这个数字，但说不清楚它到底在解决什么。我尽量用大白话讲明白。
4.1 平板天线效应从哪来
当电源层和地层都是完整铜皮时，它们之间形成一个大面积的平行板电容器。电路工作时，高频开关电流在电源/地平面之间流动，会在板的边缘感应出电场和磁场。你可以把它理解成一块巨型贴片天线：只要板子的某一尺寸接近工作频率对应的四分之一波长，这块铜皮就会在边缘形成有效的辐射。比如100MHz对应的波长是3米，四分之一波长是0.75米，普通板子没那么大；但谐波跑到500MHz时，四分之一波长变成150mm，很多板子的长边就已经接近这个量级了。这就是为什么EMC测试中高频谐波超标的来源之一。
最常见的抑制手段，就是把电源层的铜皮相对地层内缩一段距离，让平坦的平行板结构在边缘处形成一个“退耦台阶”，削弱边缘场的泄漏。这个内缩量用电源层与地层之间绝缘介质的厚度H来衡量，工程上常用20倍H作为经验值，也就是所谓的20H规则。
4.2 H到底是什么
H是电源层和相邻地平面之间绝缘介质的厚度，不是整板厚度，也不是电源层到最近信号层的距离。具体到你手中的四层板，H就是L2地和L3电源之间的Core或Prepreg厚度。如果这个值是0.2mm，20H就等于4mm；如果这个值是0.4mm，20H就等于8mm。很多人在这一步就翻车了，把H当成整板厚度1.6mm，算出32mm的内缩量，觉得根本没法做，于是直接放弃。真相是内缩量并没有那么夸张，只要叠层时把电源地间距压小，20H在工程上是完全可以落地的。
4.3 20H不是精确物理定律，是一套经验折中
严谨一点说，20H规则更多是几十年的EMC工程经验总结，不是麦克斯韦方程精确推导出的固定常数。不同资料里给出的效果数据也不完全一致，但共同趋势是：内缩量越大，边缘辐射越低；到了20H之后，改善幅度趋缓，再增加内缩对成本的消耗远大于收益。
实际项目里经常出现8mm内缩都挤不出来的情况，尤其是板子空间很紧张时。这时候可以退而求其次，做10H或者5H内缩，同时在内缩边界外侧加一圈密集的地过孔，形成“地孔围栏”。这排过孔的作用是把边缘泄漏的电磁场就近短接到地，等效于给平板天线加了一个短路围边，辐射效果能明显压下去。我个人经验是：如果不能做满20H，优先保证电源层边缘不要和板边平行长距离，再用间距不超过3mm的地过孔把边缘围住，效果也不会差太多。
4.4 内缩层选电源层而不是地层
20H内缩的对象是高噪声的电源平面，不是地平面。地层应保持完整覆盖到接近板边，为所有信号提供连续回流路径。如果把地平面也内缩了，等于把回流路径的“地面”挖掉一圈，信号完整性会出问题。工程上更常见的做法是：L2地平面铺满，L3电源平面比地平面内缩20H，表层信号层不需要内缩，元件和走线可以正常靠近板边。
5. AD20落实20H内缩：三种可靠画法
原理清楚了，接下来是AD20里怎么画。这里没有一键生成的“20H内缩”按钮，需要靠铺铜边界来控制。我分享三种我用过很稳定的方法，按实际场景选。
5.1 方法一：机械层偏移框加正片铺铜，最推荐
这个方法的思路很直接：新建一个机械层，画一个比板框均匀内缩20H的闭合边框，然后在电源层铺铜时以这个边框为边界。
具体步骤：
- 在Layer Stack Manager或者PCB面板中打开一个新的机械层，比如Mechanical 13，把它设为当前活动层。这个层不参与生产，只作为电源层铺铜的辅助边界。
- 如果板框是矩形，最简单的方式是用Place -> Rectangle直接画一个内缩矩形。比如板框左下角是(0,0)，右上角是(100,80)，20H算出来是4mm，那么就在Mechanical 13层画一个左下角(4,4)、右上角(96,76)的矩形。画完后在属性面板里精确输入坐标，避免手抖。
- 如果是异形板框，可以用偏移复制的方法：选中板框线，用Edit -> Duplicate或特殊粘贴，让复制后的线条比原板框向内偏移20H。AD没有直接的“向内偏移”命令，所以工程上我一般是在机械层重画一个与板框同形状、但尺寸内缩的闭合图形，画好后再做微调。
- 在电源层L3执行Place -> Polygon Pour，网络选择电源网络，比如P3V3，然后在面板中选择“Choose Net”和边界区域为刚才画的机械层矩形。AD20里铺铜时可以直接指定以某个闭合对象为边界。
- 执行Tools -> Polygon Pour -> Pour All，让铜皮填出来。
这种方法的优点是完全可控，铜皮边界和内缩距离是几何精确的，改板框时只需要更新机械层边框即可。缺点是多了一个机械层标记，要确保输出Gerber时这个机械层不导出。AD的Output Job里可以设置某机械层不参与光绘，记得检查。
5.2 方法二：敷铜间距规则控制，省事但只适合规则板框
如果你的板框特别规整，而且允许电源铜皮到板边的距离统一达到20H以上，可以在设计规则里加一条Clearance规则，专门约束电源层铺铜与板边的最小间距。
大致思想是：新建一条Clearance规则，Where First object matches选择电源层上的多边形，Where Second object matches选择板框对象，约束为20H。这样铺铜时如果电源铜皮离板边太近，DRC就会报错，你调整铜皮边界直到不报错为止。
这个方法的局限在于，它只是保证“最小距离不小于20H”，并不能保证铜皮四周都精确偏移20H。如果板形不规则，某些凹角处铜皮会缩得比20H还多，浪费大面积电源平面，甚至把电源走线挤没。所以这个方法适合正方形、长条形这类规则板。异形板还是老老实实用方法一。
5.3 方法三：用Polygon Pour Cutout做局部内缩
这种方法适合板子已经完成电源层铺铜、只想对板边局部区域做微调的情况。比如板边有一块结构件或者大概率的金属螺柱区域，希望电源铜皮让开一些，可以在电源层放置一个Polygon Pour Cutout，把它放在需要空出铜的区域，重新铺铜后该区域就被挖掉了。
但要注意Cutout是挖掉铜皮内的区域，如果你想让整块电源铜皮的边界整体离板边更远，Cutout需要沿着板边画一圈带状区域，操作起来有点绕。我通常只把它用在局部避让，整体内缩还是用方法一。
5.4 三种方法对比
| 方法 | 适用板形 | 优点 | 缺点 |
|---|---|---|---|
| 机械层偏移框+正片铺铜 | 任意板形 | 几何精确、可维护 | 需新建机械层并注意Gerber输出 |
| 敷铜间距规则 | 规则矩形板 | 操作快、DRC自动检查 | 异形板浪费面积，不保证精确偏移 |
| Polygon Pour Cutout | 局部区域调整 | 不破坏原有铺铜结构 | 整体内缩操作繁琐 |
5.5 别忘了几件事
内缩画完之后，电源层铜皮还需要检查是否与电源网络正确连接。铺铜属性里确认Net已经指定，否则铜皮是死铜，没有任何连接作用。铺铜完成后运行一次DRC，重点看电源层是否有孤岛、短路或间距报错。AD20里铺铜属性有一个“Remove Dead Copper”选项，建议打开，避免留下悬空的铜皮，但打开之后要额外检查电源网络是否因为死铜移除导致局部断裂，这种问题在电源平面比较大时经常会遇到。
另外，如果地层同样用Polygon Pour整板铺铜，铺铜的优先级要设置好。在AD20中，Polygon Pour有一个Pour Order属性，数值小的优先级高，后执行Pour时优先级高的铜皮会先被处理，避免GND和PWR在重叠区域互相“打架”。一般让地层优先级高于电源层，这样电源层内缩边界能更干净。
6. 内缩完成后的检查清单与常见坑
到这里，叠层配置和20H内缩的基本操作已经完成大半，但真正决定板子能不能顺利量产和过EMC的，往往是最后这些检查细节。
6.1 地过孔围栏不能少
20H内缩配合地过孔围栏，才是完整的边缘场抑制方案。如果内缩边界附近没有足够的地过孔，边缘泄漏的电磁场会从铜皮缺口继续跑出去，内缩效果大打折扣。我通常的做法是沿内缩边界外侧，每隔2.5mm到3mm打一个地过孔，连接顶层、L2地、底层的地网络。AD20里可以手工放一排，也可以用Tools菜单里的过孔缝合功能自动生成。要注意的是，这些过孔间距不能太稀，否则高频段围栏不连续，建议3mm以内，成本增加不大，效果却很明显。
6.2 孤岛和窄铜皮要尽早发现
电源层内缩之后，铜皮形状比之前复杂，容易出现孤岛和窄铜皮区域。孤岛是铜皮与其他铜皮绝缘的悬空区，不会连接网络，属于死铜；窄铜皮则是某段铜皮宽度过小，过流能力不足或者加工时容易起翘。在AD20里可以通过DRC检查Island和Min Width项目，也可以用Tools -> Design Rule Check跑一遍全项。发现孤岛后，要么手动修改铜皮边界，要么在铺铜属性里开启Remove Dead Copper自动清理，但清理后一定要再确认电源网络的连通性。
6.3 大电流路径别被内缩挤断
四层板里很多人把大电流完全依靠电源平面传输，内缩后电源平面边缘让位，有时候会把供电通道截断。特别是板角处的电源输入点，如果刚好落在被内缩掉的那圈区域，电源只能通过一段细长铜皮绕进来，电压跌落和发热都会很严重。建议在完成内缩后，用AD20的IR Drop分析或者简单通过电流路径铜皮宽度估算一下：1oz铜皮，每1mm宽度大约能承载1A到1.5A电流（具体与允许温升有关）。如果某条必经通道宽度不够，就要调整内缩边界或增加过孔数量来补足。
6.4 金属化安装孔与电源层的安全间距
很多板子四角都有安装孔，如果是金属化孔并且连接到机壳地，孔壁附近的电源铜皮必须保持足够距离，否则会和地电位短路。AD20里我会在电源层的安装孔周围放一个Keepout圆环，半径比安装孔半径大0.5mm以上，或者直接设置电源铜皮到金属化孔的安全间距规则。别看这个细节小，忘了处理和头一次投板时经常会发生“板子回来装螺丝就短路”的尴尬。
6.5 和板厂确认叠构才是闭环
20H是按H算的，H的准确值来自板厂实际叠构，不是自己在AD20里填的“理想值”。所以我的流程是：Layout基本定型后，把板厚、铜厚、层数、阻抗要求发给板厂，请对方给出推荐叠构表；拿到叠构表后，回到AD20的Layer Stack Manager更新介质厚度，重新计算20H是否变化；如果H和之前假设的不一致，就同步修正电源层内缩边界。这么做虽然多了一轮沟通，但能避免板子做出来阻抗不对、EMC也不对的尴尬。
6.6 常见误区总结
| 常见误区 | 后果 | 正确做法 |
|---|---|---|
| 把H当成整板厚度 | 算出32mm内缩，以为无法实现而放弃 | H是电源层到地层间绝缘介质厚度 |
| 电源层和地层同时内缩 | 信号回流参考被破坏，SI变差 | 只缩电源层，地平面保持完整 |
| 信号层也跟着内缩 | 表层器件和走线布局受限 | 信号层不需要内缩 |
| 内缩后不加地过孔围栏 | 边缘辐射压不住 | 内缩边界外侧打密地过孔 |
| 用负片内电层做内缩 | 改形状全靠Keepout，效率极低 | 电源层用正片Signal+Polygon Pour |
| 忽略了板厂叠构差异 | 实际H和设计假设不一致，内缩量失效 | 投板前与板厂确认叠构并回填 |
拿我自己的习惯来说，每次做完四层板内缩，我都会把板框、电源层铜皮、机械层辅助框同时打开，在2D模式下把层颜色调得高对比一些，肉眼扫一遍边界是否均匀，再跑一遍完整的DRC。没有DRC报错和孤岛问题，这块内缩才算真正落地。
最后再分享一个小经验：20H内缩不需要做到“毫米级强迫症”。它的核心价值是让电源铜皮边缘脱离板边、形成台阶，并配合一圈连续的地过孔把边缘场短路掉。如果板子空间实在紧张，缩到10H甚至5H，再把地过孔围栏打密一点，通常也能通过EMI预测试。设计的意义在于把原理吃透后灵活取舍，而不是被一个经验数字绑架。
