当芯片研发变成重复劳动，请勿停止思考！

同样的testbench，同样的corner case，同样需要盯着后仿真波形图找那个藏在组合逻辑里的glitch。

芯片验证就是这样，90%的时间在做重复的事情。

很多人会说这工作没意思。写verification plan的时候还觉得自己在做系统架构，等到真正开始写SystemVerilog的时候就明白了——大部分时间都在调case，然后等着仿真器跑完那漫长的regression。

很多代码可能要在十几个不同的模块里重复写。

但就算如此，放弃思考才是真正的死亡。

见过太多工程师三年后就变成了流水线上的螺丝钉。他们也写assertion，也跑simulation，但已经不会去想为什么这个地方老是出bug。手指在键盘上敲代码，脑子已经停止运转。