一、电源电路设计规则及技巧
（一）、降压DC/DC
1、降压DC/DC原理图参考
2、降压DC/DC PCB Layout参考
PCB Layout应该注意以下几点：
2.1、所有元器件包括输入电容、输出电容、电感、反馈电阻等要靠近芯片摆放。
2.2、输入电容的地、输出电容的地、芯片的地环路面积尽量最小。
2.3、与电感引脚相关的PCB铜面积必须尽量减少，以避免潜在的噪音问题。
（二）、升压DC/DC
1、升压DC/DC原理图参考
2、升压DC/DC PCB Layout参考
PCB Layout应该注意以下几点：
2.1、将输出电容器（C2B）尽可能靠近VOUT和GND引脚.
2.2、将一个0.1µF电容器（C2A）靠近IC，以降低PCB寄生电感（如黄色组件所示）.
2.3、芯片VOUT和GND与输出电容器的连接短而宽.
2.4、反馈电阻（R1和R2）尽可能靠近FB引脚.
2.5、保持FB线远离噪声源，如开关噪声。
2.6、保持输入循环（C1、L1、SW和GND）尽可能小。
2.7、在MP3438附近放置足够的GND通孔，以实现良好的散热效果。
二、晶振电路设计规则
（一）、在电路板上电后，若作为频率器件的晶振周边存在较强杂散电磁信号时，会直接导致晶振输出频率受到干扰，引发频率偏移，严重时影响电路板正常工作。因此晶振本身具备抗电磁干扰能力也是晶振品质的一个重要特性。另外，在电路板布线时需要注意：
1、晶振尽量靠近芯片，走线短且直。
2、晶振引出的两根时钟信号线也要短，防止形成发射天线。
3、尽量设计晶振位于远离电磁波干扰区域，如远离电源，天线等器件。
（二）、无源晶振的布线规则
1、振荡电路（振荡单元、振荡电容）应配置在振荡IC附近；
2、晶振电路下面的各层都需要铺地，不能放置器件和走线，尤其是高频信号线路；
3、晶振电路做包地处理时需要打大量地孔，否则包地无意义；
4、四脚晶振，建议晶振走线从内部走，减小晶振的环路，如下图所示。
（三）、有源晶振的布线规则
1、振荡电路（振荡单元、振荡电容）应配置在振荡IC附近；
2、晶振电路下面的各层都需要铺地，不能放置器件和走线，尤其是高频信号线路；
3、晶振电路做包地处理时需要打大量地孔，否则包地无意义；
4、电源先经过旁路电容，然后再进入晶振，如下图所示（高频噪声通常直线前进）
（四）、晶振PCB Layout参考
在电路系统中，高速时钟信号线优先级最高。时钟线是一个敏感信号，频率越高，要求走线尽量简短，以保证信号的失真度达到最小。
（五）、晶振底下是否需要铺铜
不建议铺铜，虽然晶振下面铺铜不会造成损坏，但这么做会影响晶体振荡器的性能。因为铜层会对晶振的振荡频率产生影响，而且铜层容易受到干扰，从而导致晶振的稳定性下降，严重时甚至可能导致整个电路的工作不稳定。
三、USB接口电路设计规则及技巧
（一）、USB 接口原理图参考
如上图，为USB3.0的Data数据连接原理图，从电路上可以看是USB2.0为半双工，数据收发在一对差分信号上传输。USB3.0为全双工，收发信号为独立的传输路径；其次，由于Sink端的直流偏置电压和source端的直流偏置电压不一样，故要需要串入AC耦合电容，电容一般取100nF，一般靠近驱动端放置，电容在设计上要求ESR ESL（特别重要）尽量小。
（二）、USB接口PCB布局布线要求
1、布局
1.1、USB应该接口靠近板边或结构定位放置，伸出板边一定位置(直插除外)，方便插拔；
1.2、ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；
1.3、注意ESD和USB的距离，留有一定的的间距，考虑后焊的情况。
1.4、在布局时，尽量使差分线路最短，以缩短差分线距离。
2、布线
2.1、USB要走差分，阻抗控制为90欧姆，并包地处理，总长度最好不要超过1800mil.
2.2、尽可能缩短走线长度，优先考虑对高速USB差分（RX、TX差分）的布线，USB差分走线在走线的时候，尽可以有的减少换层过孔，从而可以更好的做到阻抗的控制，避免信号的反射；
2.3、过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层。
2.4、由于管脚分布、过孔、以及走线空间等因素存在使得差分线长度不匹配，布线长一旦不匹配，时序会发生偏差，还会引起共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿按照差分等长规范来进行。
3、USB2.0与3.0的PCB布线要求对比如下表所示：
4、USB 2.0的布局与布线
5、USB 3.0的布局与布线
（三）、Type C接口的PCB设计
1、下图为Type-C接口的管脚定义
2、Type C接口的PCB设计要求
2.1、ESD、共模电感器件靠近Type C接口，放置的顺序是ESD→共模电感→阻容；同样也要注意ESD 和Type C的距离，留有一定的间距，考虑后焊情况。
2.2、TX信号线的耦合电容应靠近接口放置，RX信号线的耦合电容由设备端提供，如图所示：
2.3、Type C差分走线阻抗控制90ohm±10％，为了保证阻抗的连续性，应该有良好的参考平面和不跨分割，信号打孔换层时数量不超过2个。
2.4、Type-C有RX/TX1-2四组差分信号，两组D+/D-差分信号 ，一共六对差分线，差分信号线要求至少紧邻一个地平面，两侧都紧邻地平面最好，走线尽量短，走线最长不要超过6inchs。
2.5、保证Type C差分线长匹配，对内等长误差<6mil，等长按照差分等长规范。
2.6、保证Type C差分对于对间或者差分对于其他信号的影响，对内间距建议是大于等于4倍Type C线宽。与其他信号之间的间距保持尽量大于等于4倍Type C线宽；
2.7、CC1/CC2是两个关键引脚，作用很多：探测连接，区分正反面，区分DFP和UFP，也就是主从配置Vbus，走线时面要加粗处理。
四、RJ45网络接口电路设计规则及技巧
（一）、网口模块的组成
1、网口模块的组成主要包括了：RJ45网口、变压器、PHY芯片及主芯片；
2、我们常见的网口有百兆网口和千兆网口，他们的区别在于百兆网口只有两对差分，一对收，一对发，另外四根是备用的；千兆网口有四对差分，两对收，两对发，如下图所示，可以了解其对应的管脚定义。
