数据流通加速器的多维度设计与实现
1. 不同数据流通模型概述
在数据流通领域，存在多种模型，各有特点。同步数据流（SDF）和受限同步数据流（CSDF）都基于令牌是原子性的假设，即一个参与者的触发只能消耗沿边传输的整数个令牌。而多速率同步数据流（MSDF）则缓解了这一限制，它对于复杂的多维令牌最为有益。最初，MSDF通过将单个MSDF图细化为基于矩形格状问题（如矩阵）的等效SDF结构，后来进一步扩展到任意形状的格状结构。在MSDF中，速率被指定为整数的M元组，每条边的平衡方程数量从1增加到M。
2. 从有向无环图（DFG）进行定制电路加速器的架构综合
FPGA中丰富的寄存器可编程逻辑使其非常适合承载用于高吞吐量数字信号处理（DSP）功能的流水线定制电路加速器架构。从信号流图（SFG，即所有端口速率为1的SR - DFG）自动推导和优化这些结构的大量研究，为基于DFG的设计方法实现自动加速器综合提供了绝佳机会。
典型的从广义多速率有向无环图（MR - DFG）模型推导此类加速器的架构综合方法如下：
1.MR - DFG转换：首先将MR - DFG转换为单速率等效图。
2.架构综合：对转换后的图进行架构综合。
SFG比一般的MR - DFG模型（包括SDF、CSDF和MSDF）有更多限制，主要体现在以下三个方面：
-端口速率固定：DFG中所有端口的端口速率固定为1。
-参与者触发次数：每个参与者在调度的一次迭代中仅触发一次。
-
